[發(fā)明專利]逐步逼近式模擬數(shù)字轉(zhuǎn)換器

在審

• 申請(qǐng)?zhí)枺?/td>: 201310684069.6
• 申請(qǐng)日: 2013-12-13
• 公開(kāi)（公告）號(hào): CN104716961A
• 公開(kāi)（公告）日: 2015-06-17
• 發(fā)明（設(shè)計(jì)）人: 容光宇
• 申請(qǐng)（專利權(quán)）人: 碩頡科技股份有限公司
• 主分類號(hào): H03M1/46
• 分類號(hào): H03M1/46
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 宋焰琴

技術(shù)領(lǐng)域

本發(fā)明涉及一種模擬數(shù)字轉(zhuǎn)換器(analog-to-digital?converter，ADC)，且特別涉及一種逐步逼近式模擬數(shù)字轉(zhuǎn)換器(successive?approximation?register?analog-to-digital?converter，SAR-ADC)。

背景技術(shù)

近年來(lái)在集成電路設(shè)計(jì)上的趨勢(shì)，對(duì)于更低功耗、更高表現(xiàn)、以及更少的成本有愈來(lái)愈嚴(yán)苛的要求，而在模擬前端電路的設(shè)計(jì)當(dāng)中，一個(gè)有效率的模擬數(shù)字轉(zhuǎn)換器(analog-to-digital?converter，簡(jiǎn)稱ADC)能使系統(tǒng)整體表現(xiàn)大大地提升，ADC負(fù)責(zé)將接收的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，并提供給后端的數(shù)字信號(hào)處理單元來(lái)運(yùn)作，因此其動(dòng)態(tài)范圍、分辨率、精確度、線性度、取樣速度、功耗、輸入級(jí)特性等等，都成為影響系統(tǒng)整體表現(xiàn)的重要環(huán)節(jié)，也成為評(píng)估轉(zhuǎn)換器本身表現(xiàn)的重要參數(shù)。

現(xiàn)有的ADC的架構(gòu)種類繁多，例如導(dǎo)管線模擬數(shù)字轉(zhuǎn)換器(pipeline?analog-to-digital?converter，簡(jiǎn)稱pipeline?ADC)及逐步逼近式模擬數(shù)字轉(zhuǎn)換器(successive?approximation?register?analog-to-digital?converter，簡(jiǎn)稱SAR-ADC)等皆為現(xiàn)有技術(shù)領(lǐng)域中常用的架構(gòu)。其中，在同樣的規(guī)格需求下，SAR-ADC相較于pipeline?ADC可具有較低功耗以及較小芯片面積的優(yōu)勢(shì)，也因此，對(duì)于SAR-ADC架構(gòu)的技術(shù)開(kāi)發(fā)，也逐漸為業(yè)界所重視。

在現(xiàn)有的SAR-ADC的架構(gòu)下，其一般會(huì)包含有數(shù)字模擬轉(zhuǎn)換器(digital-to-analog?converter，簡(jiǎn)稱DAC)、比較電路以及SAR邏輯控制電路等部分。具體而言，在傳統(tǒng)SAR-ADC的模擬數(shù)字轉(zhuǎn)換操作過(guò)程中，DAC一般會(huì)先以一個(gè)參考電壓作為基準(zhǔn)對(duì)模擬輸入信號(hào)進(jìn)行取樣保持(sample-and-hold)，其后SAR邏輯控制電路會(huì)以二元搜尋算法(binary?search?algorithm)來(lái)控制DAC的數(shù)字模擬轉(zhuǎn)換，以令DAC產(chǎn)生對(duì)應(yīng)的比較信號(hào)，其中所述比較信號(hào)關(guān)聯(lián)于對(duì)應(yīng)不同邏輯狀態(tài)的模擬電壓與模擬輸入信號(hào)的電壓差值。接著，比較電路會(huì)以所述參考電壓作為基準(zhǔn)來(lái)與所述比較信號(hào)進(jìn)行比較，從而令SAR邏輯控制電路基于比較電路的比較結(jié)果而逐一決定數(shù)字輸出信號(hào)每一位的邏輯狀態(tài)。

由上述操作過(guò)程可知，在現(xiàn)有的SAR-ADC架構(gòu)下，為了實(shí)現(xiàn)模擬數(shù)字轉(zhuǎn)換操作，提供一個(gè)額外的參考電壓來(lái)作為比較器比較的基準(zhǔn)是必須的。除此之外，為了要維持比較電路判斷的精確度，一般會(huì)在SAR-ADC進(jìn)行模擬數(shù)字轉(zhuǎn)換前的期間先進(jìn)行偏移消除(offset?cancellation)的操作。在此操作中，同樣也必須提供一個(gè)參考電壓給比較電路的兩輸入端作為共模參考電壓(common-mode?voltage)以消除比較電路的不同輸入端間的電壓偏移。

再者，基于現(xiàn)有的SAR-ADC架構(gòu)下，一般比較電路都是利用由單顆運(yùn)算放大器所構(gòu)成的比較器來(lái)實(shí)現(xiàn)。因此，當(dāng)電路操作于高頻時(shí)，比較器還可能因?yàn)樗璧墓ぷ麟娏鬏^大而造成SAR-ADC發(fā)生較為嚴(yán)重的噪聲干擾。

發(fā)明內(nèi)容

本發(fā)明提供一種逐步逼近式模擬數(shù)字轉(zhuǎn)換器，其無(wú)須使用額外的參考電壓亦可實(shí)現(xiàn)模擬數(shù)字轉(zhuǎn)換及偏移消除的操作，并且還可降低電路操作于高頻時(shí)的噪聲干擾。

本發(fā)明的逐步逼近式模擬數(shù)字轉(zhuǎn)換器包括數(shù)字模擬轉(zhuǎn)換電路、取樣保持電路、比較電路以及逐步逼近式邏輯控制電路。數(shù)字模擬轉(zhuǎn)換電路用于將N位數(shù)字邏輯信號(hào)轉(zhuǎn)換為模擬形式的比較信號(hào)，其中N為正整數(shù)。取樣保持電路用于取樣并保持模擬輸入信號(hào)。比較電路耦接數(shù)字模擬轉(zhuǎn)換電路與取樣保持電路，用于將取樣保持電路所保持的模擬輸入信號(hào)作為與比較信號(hào)進(jìn)行比較的基準(zhǔn)，從而產(chǎn)生比較結(jié)果信號(hào)。逐步逼近式邏輯控制電路用于提供N位數(shù)字邏輯信號(hào)，并且依據(jù)比較結(jié)果信號(hào)逐一決定數(shù)字邏輯信號(hào)的每一位的邏輯狀態(tài)，以產(chǎn)生關(guān)聯(lián)于模擬輸入信號(hào)的數(shù)字輸出信號(hào)。

在本發(fā)明一實(shí)施例中，比較電路包括M級(jí)相互串接的比較單元以及閂鎖單元。第一級(jí)比較單元分別從取樣保持電路與數(shù)字模擬轉(zhuǎn)換電路接收模擬輸入信號(hào)與比較信號(hào)。閂鎖單元耦接第M級(jí)比較單元的輸出端，用于閂鎖所述多個(gè)比較單元的比較結(jié)果，并據(jù)以產(chǎn)生比較結(jié)果信號(hào)。其中，M為正整數(shù)，且M至少為N的四分之一。

在本發(fā)明一實(shí)施例中，比較電路還包括M組反饋單元以及M組電容單元。所述M組反饋單元分別耦接于每一級(jí)比較單元的輸入端與輸出端之間。所述M組電容單元分別耦接每一級(jí)比較單元的輸入端。