[發明專利]半導體器件

無效

• 申請號: 201310682986.0
• 申請日: 2013-12-12
• 公開（公告）號: CN104347106A
• 公開（公告）日: 2015-02-11
• 發明（設計）人: 李京夏
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C11/4063
• 分類號: G11C11/4063
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 俞波;周曉雨

相關申請的交叉引用

本申請要求2013年7月30日向韓國知識產權局提交的申請號為10-2013-0089981的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

本發明的各種實施例涉及一種半導體器件。

背景技術

地址路徑包括：行地址路徑，其作為字線被行地址選中并且儲存在存儲器單元中的數據被感測放大器放大的路徑；列地址路徑，其作為多個輸出使能信號中的一個被列地址選中的路徑；以及數據路徑，其作為數據經由輸入和輸出線、感測放大器以及數據輸出緩沖器傳送至外部的路徑。關于路徑之中的列地址路徑的操作（在下文中，被稱作為“列操作”）是通過列譯碼器所構成的列路徑電路來控制的。列路徑電路執行如下操作：將列地址譯碼、選擇性地將多個輸出使能信號中的一個使能、以及將加載在使能的輸出使能信號所選中的位線上的數據傳送至輸入和輸出線。

通常，諸如動態隨機存取存儲器（DRAM）的半導體存儲器件包括多個存儲體，每個存儲體由分配有相同地址的存儲器單元組成。以這種方式配置的半導體存儲器件同時輸出每個存儲體中所包括的并且具有相同地址的存儲器單元的數據。為此，列路徑電路執行如下的列操作：將列地址譯碼、選擇性地將多個輸出使能信號中的一個使能，以及將加載在每個存儲體中的由選中的輸出使能信號選中的位線上的數據同時傳送至輸入和輸出線。

發明內容

本發明的實施例涉及一種能夠穩定地輸入和輸出數據的半導體器件。

在一個實施例中，一種半導體器件包括：命令組合電路，適用于產生與寫入命令和內部寫入命令同步地驅動的組合電平信號；以及列選擇電路，適用于產生脈沖信號和列選擇信號，所述脈沖信號包括在組合電平信號的電平轉換時刻產生的脈沖。

在一個實施例中，一種半導體器件包括：命令組合電路，適用于產生與讀取命令和內部讀取命令同步地驅動的組合電平信號；以及列選擇電路，適用于產生脈沖信號和列選擇信號，所述脈沖信號包括在組合電平信號的電平轉換時刻產生的脈沖。

在一個實施例中，一種半導體器件包括：第一命令組合電路，適用于產生與用于第一存儲體的寫入命令、內部寫入命令、讀取命令以及內部讀取命令同步地驅動的第一組合電平信號；以及第一列選擇電路，適用于產生第一脈沖信號和第一列選擇信號，所述第一脈沖信號包括在第一組合電平信號的電平轉換時刻產生的脈沖。

在一個實施例中，一種微處理器包括：控制單元，適用于接收包括命令的信號，并且執行命令的提取或解密、或者輸入或輸出控制；運算單元，適用于根據控制單元中的命令的解密結果來執行運算；以及存儲單元，適用于儲存要運算的數據、與運算結果相對應的數據、以及要運算的數據的地址，其中，存儲單元包括：命令組合電路，適用于產生與寫入命令和內部寫入命令同步地驅動的組合電平信號；以及列選擇電路，適用于產生包括在組合電平信號的電平轉換時刻產生的脈沖的脈沖信號，以及產生列選擇信號。

借助于本公開的上述實施例，因為根據寫入命令或讀取命令來產生電平信號，并且根據電平信號來產生列選擇信號，所以可以穩定地執行數據的輸入和輸出。

附圖說明

從以下結合附圖的詳細描述中將更加清楚地理解以上和其他的方面、特征和其他的優點，其中：

圖1是示出根據本公開的一個實施例的半導體器件的配置的框圖；

圖2是示出圖1中所示的半導體器件中包括的第一電平信號發生塊的一個實施例的電路圖；

圖3是示出圖1中所示的半導體器件中包括的脈沖信號發生塊的一個實施例的電路圖；

圖4是解釋圖1中所示的半導體器件的操作的時序圖；以及

圖5是示出根據本公開的一個實施例的半導體器件的配置的框圖；

圖6是說明根據本發明的一個實施例的將半導體器件合并在微處理器中的框圖。

具體實施方式

在下文中，將參照附圖來描述本發明的實施例。然而，本實施例僅出于說明性目的，并非意圖限制本發明的范圍。