[發明專利]浮點數除運算執行控制器

有效

• 申請號: 201310681170.6
• 申請日: 2013-12-13
• 公開（公告）號: CN103645879A
• 公開（公告）日: 2014-03-19
• 發明（設計）人: 蔡啟仲;柯寶中;李克儉;李剛;王鳴桃
• 申請（專利權）人: 廣西科技大學
• 主分類號: G06F7/57
• 分類號: G06F7/57
• 代理公司: 柳州市榮久專利商標事務所(普通合伙) 45113
• 代理人: 張榮玖

技術領域

本發明涉及一種浮點數除運算執行控制器，尤其涉及一種基于采用FPGA并行操作電路硬連接的浮點數除運算控制電路及其時序控制方法。

背景技術

隨著現代科學技術對數據運算精度要求的不斷提高和數值運算范圍的不斷擴大，使得浮點運算的應用越來越多，越來越重要。在微處理器的指令系統中，浮點數除法指令用于實現2個32位符合IEEE754標準的浮點數除法運算，其浮點數除運算器的設計通常采用流水線執行的方式，將運算過程分為若干模塊，在微處理器控制部件發出的時序脈沖的控制下，多條浮點數除法運算指令按照模塊順序執行，流水線中的每條指令運算結束都需要將運算結果寫回。但對于所執行的浮點數除法指令需要應用上一條運算指令的運算結果作為操作數的指令，則浮點數除法運算的流水線操作失去作用，影響了浮點數除法運算指令執行的速度，而通常很多運算都需要應用上次的運算結果作為本次運算的操作數；除法需要實現上次運算結果/操作數，或操作數/上次運算結果。例如有多個連續的除法運算，比如7個操作數，每次運算需要應用上次除法運算的運算結果作為操作數，需要6條浮點數除法運算指令予以實現，執行這6條指令需要將運算結果寫回6次，向浮點數除運算器傳輸操作數12次，需要按照數據傳輸的時序要求變換傳輸操作數的地址和寫回運算結果的地址，運算結果作為操作數傳送給浮點數除法運算的一個輸入端和運算結果寫回的過程是分時處理的，不利于進一步提高算術運算類指令執行的速度。

發明內容

本發明的目的在于提供一種能夠自主完成浮點數除法運算功能的浮點數除運算執行控制器；該浮點數除運算執行控制器應用FPGA設計硬連接控制電路，操作數是32位符合IEEE754標準的浮點數，除運算的2個操作數或者都來自系統數據總線，或者其中的1個操作數是上次運算結果的運算，能夠執行上次運算結果/操作數、操作數/上次運算結果、第1個操作數/第2個操作數、第2個操作數/第1個操作數的除法運算，其操作數的選擇配置在執行控制器內部時序的控制下自主完成，運算處理過程不需要系統施加時序控制脈沖，并且在浮點數除法運算的過程中，系統能夠從浮點除運算執行控制器讀出上次運算的結果，以克服已有技術的不足之處。

解決上述技術問題的技術方案是：一種浮點數除運算執行控制器，用于實現2個32位符合IEEE754標準的浮點數除法運算，包括浮點操作數配置控制模塊、浮點數除運算器、脈沖發生分配控制器和結果輸出控制模塊；

所述浮點操作數配置控制模塊與浮點數除運算器、脈沖發生分配控制器、結果輸出控制模塊連接；

所述浮點數除運算器還與結果輸出控制模塊連接；

所述脈沖發生分配控制器還與結果輸出控制模塊連接；

所述浮點操作數配置控制模塊按照操作數類型和運算方式配置浮點數除運算器的操作數1是來自于上次的運算結果，還來自于系統數據總線DB的浮點操作數，在脈沖發生分配控制器輸出的時序脈沖控制下，完成浮點數除運算器輸入的操作數1的選擇，及操作數1和操作數2的配置和鎖存；

所述浮點數除運算器對浮點操作數配置控制模塊輸出的操作數1和操作數2進行運算，輸出除法運算結果；

所述脈沖發生分配控制器在滿足啟動工作的條件下，按照操作數的類型，發出操作數1和操作數2配置的時序脈沖，浮點數除運算器運算結果的鎖存信號，以及除法運算結束信號；所述脈沖發生分配控制器在滿足循環啟動的條件下，自動啟動脈沖發生分配控制器的工作；

所述結果輸出控制模塊在脈沖發生分配控制器輸出的結果鎖存信號的作用下，將除法運算結果予以鎖存，判斷除法運算結果是否異常，系統能夠讀出除法運算結果。

其進一步技術方案是：所述浮點操作數配置控制模塊包括選通器、運算結果寄存器、操作數寄存器、操作數交換器、非門Ⅰ、或門Ⅰ、或門Ⅱ和與門Ⅰ；

所述選通器的一個輸入端與系統數據總線DB連接，另一個輸入端與結果輸出控制模塊連接，輸出端與運算結果寄存器的輸入端連接，選通控制輸入端與系統的操作數類型輸入線連接；

所述運算結果寄存器的鎖存脈沖輸入端與脈沖發生分配控制器連接，輸出端與操作數交換器的交換數1輸入端連接；

所述操作數寄存器的輸入端和系統數據總線DB連接，鎖存脈沖輸入端和與門Ⅰ的輸出端連接，輸出端與操作數交換器的交換數2輸入端連接；

所述操作數交換器的交換控制輸入端與系統的運算方式輸入線連接；操作數1輸出端與浮點數除運算器的操作數1輸入端連接，操作數2輸出端與浮點數除運算器的操作數2輸入端連接；