[發(fā)明專利]多操作數(shù)四則混合定點算術運算控制器有效
| 申請?zhí)枺?/td> | 201310680917.6 | 申請日： | 2013-12-13 |
| 公開（公告）號： | CN103645878A | 公開（公告）日： | 2014-03-19 |
| 發(fā)明（設計）人： | 蔡啟仲;李克儉;潘紹明;孫培燕;鄭力 | 申請（專利權）人： | 廣西科技大學 |
| 主分類號： | G06F7/57 | 分類號： | G06F7/57 |
| 代理公司： | 柳州市榮久專利商標事務所(普通合伙) 45113 | 代理人： | 張榮玖 |
| 地址： | 545006 廣西*** | 國省代碼： | 廣西;45 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 作數(shù) 四則 混合 定點 算術 運算 控制器 | ||
1.一種多操作數(shù)四則混合定點算術運算控制器，其特征在于：該控制器包括命令寄存與操作數(shù)暫存控制模塊（Ⅰ），算術運算控制模塊（Ⅱ），結果輸出控制模塊（Ⅲ）；
所述命令寄存與操作數(shù)暫存控制模塊（Ⅰ）與算術運算控制模塊（Ⅱ），結果輸出控制模塊（Ⅲ）連接；
所述算術運算控制模塊（Ⅱ）還與結果輸出控制模塊（Ⅲ）連接；
所述命令寄存與操作數(shù)暫存控制模塊（Ⅰ）在系統(tǒng)CS為“0”信號作用下使能，在系統(tǒng)WR信號的連續(xù)作用下，內部產生脈沖①、脈沖②、脈沖③、脈沖④信號；在這些脈沖信號的作用下，所述命令寄存與操作數(shù)暫存控制模塊（Ⅰ）從系統(tǒng)數(shù)據(jù)總線DB寫入運算命令、操作數(shù)并鎖存，控制算術運算控制模塊（Ⅱ）的運算及結果鎖存，控制結果輸出控制模塊（Ⅲ）的運算結果和標志的鎖存，接收所有的操作數(shù)之后，向系統(tǒng)發(fā)出讀出請求信號；
所述算術運算控制模塊（Ⅱ）根據(jù)命令寄存與操作數(shù)暫存控制模塊（Ⅰ）輸出的命令編碼，實施兩個有效位為64位和32位定點操作數(shù)的加、減、乘、除運算，減法采用補碼進行加運算，設置運算結果的標志，如果運算結果異常，發(fā)出運算結果異常的信號；
所述結果輸出控制模塊（Ⅲ）存儲高32位運算的中間結果和最終結果，存儲運算結果的標志，在系統(tǒng)RD信號的作用下，將64位運算結果和運算標志分時輸出至系統(tǒng)數(shù)據(jù)總線DB；在命令寄存與操作數(shù)暫存控制模塊（Ⅰ）輸出的輸出模塊復位信號的作用下，復位結果輸出控制模塊（Ⅲ）。
2.如權利要求1所述的多操作數(shù)四則混合定點算術運算控制器，其特征在于：所述命令寄存與操作數(shù)暫存控制模塊（Ⅰ）包括脈沖發(fā)生及控制器（1），非門（2），與門Ⅰ（3），-1計數(shù)器（4），移位寄存器（5），操作數(shù)暫存器（6），與門Ⅱ（7），二選一選擇器（8），操作數(shù)1與運算結果暫存器（9），與門Ⅲ（10）；所述脈沖發(fā)生及控制器（1）的使能信號輸入端與系統(tǒng)CS信號線連接，脈沖信號輸入端與系統(tǒng)WR信號線連接，時鐘脈沖輸入端與系統(tǒng)時鐘信號線連接，復位信號輸入端和非門（2）的輸出端連接，溢出信號輸入端與-1計數(shù)器（4）的溢出輸出端連接，脈沖①輸出端與-1計數(shù)器（4）的預置脈沖信號輸入端、移位寄存器（5）預置脈沖信號輸入端、操作數(shù)暫存器（6）的復位信號輸入端、操作數(shù)1與運算結果暫存器（9）的復位信號輸入端、結果輸出控制模塊（Ⅲ）連接；脈沖②輸出端和與門Ⅱ（7）的一個輸入端、二選一選擇器（8）的選通信號輸入端、算術運算控制模塊（Ⅱ）連接，脈沖③輸出端和與門Ⅰ（3）的一個輸入端連接，脈沖④輸出端和與門Ⅰ（3）的另一個輸入端、與門Ⅱ（7）的另一個輸入端、算術運算控制模塊（Ⅱ）、結果輸出控制模塊（Ⅲ）連接；
所述非門（2）的輸入端與系統(tǒng)CS信號線連接；輸出端還與-1計數(shù)器（4）的復位信號輸入端、與門Ⅲ（10）的一個輸入端連接；
所述與門Ⅰ（3）的輸出端與-1計數(shù)器（4）的計數(shù)脈沖信號輸入端、移位寄存器（5）的移位脈沖信號輸入端、操作數(shù)暫存器（6）的寫入信號輸入端連接；
所述-1計數(shù)器（4）的使能信號輸入端與系統(tǒng)CS信號線連接，計數(shù)初值輸入端與系統(tǒng)DB的D31到D28線連接；溢出信號輸出端還作為讀出請求信號輸出；
所述移位寄存器（5）的命令信號輸入端與系統(tǒng)DB的D27到D0連接；命令編碼輸出端與算術運算控制模塊（Ⅱ）連接；
所述操作數(shù)暫存器（6）的操作數(shù)輸入端與系統(tǒng)DB的D31到D0線連接；32位操作數(shù)2輸出端與算術運算控制模塊（Ⅱ）連接；
所述與門Ⅱ（7）的輸出端與操作數(shù)1與運算結果暫存器（9）的寫入信號輸入端連接；
所述二選一選擇器（8）的一個數(shù)據(jù)輸入端與系統(tǒng)DB?的D31到D0線連接，另一個低32位運算結果輸入端與算術運算控制模塊（Ⅱ）連接；輸出端與操作數(shù)1與運算結果暫存器（9）的32位數(shù)據(jù)輸入端連接；
所述操作數(shù)1與運算結果暫存器（9）的低32位操作數(shù)1與低32位運算結果輸出端與算術運算控制模塊（Ⅱ）、結果輸出控制模塊（Ⅲ）連接；
所述與門Ⅲ（10）的另一個輸入端與系統(tǒng)復位信號線連接；輸出端與算術運算控制模塊（Ⅱ）連接。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于廣西科技大學，未經廣西科技大學許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201310680917.6/1.html，轉載請聲明來源鉆瓜專利網。
