[發明專利]基于CPLD檢測PWM波死區錯誤并實施保護的方法

有效

• 申請號: 201310680403.0
• 申請日: 2013-12-12
• 公開（公告）號: CN103701315A
• 公開（公告）日: 2014-04-02
• 發明（設計）人: 孫向東;柳樹有;張琦;任碧瑩;安少亮
• 申請（專利權）人: 西安理工大學
• 主分類號: H02M1/38
• 分類號: H02M1/38;H02M7/48
• 代理公司: 西安弘理專利事務所 61214
• 代理人: 李娜

1.一種基于CPLD檢測PWM波死區錯誤并實施保護的方法，其特征在于：依次包括模擬PWM波、信號運算和時序邏輯判斷三部分，具體是，

首先將電壓源型直流-交流逆變電源同一橋臂的兩路互補帶有死區時間的PWM波分別通過“與”及“或”運算，然后分別在兩路PWM波下降沿到來的時刻，觀察經“與”及“或”運算后電平的變化情況：

若任何一路PWM波下降沿到來時刻，“與”及“或”運算的電平為11，則確定死區正確；

若任何一路PWM波下降沿到來時刻，“與”及“或”運算的電平為00、01、10，其中的0表示低電平，1表示高電平，則確定死區錯誤；

若出現死區錯誤，則輸出一個帶有下降沿的低電平保護信號，直接封鎖PWM波，實現保護功率開關管。

2.根據權利要求1所述的基于CPLD檢測PWM波死區錯誤并實施保護的方法，其特征在于：

所述的模擬PWM波依賴于模擬PWM波故障電路實現，模擬PWM波故障電路指模擬兩路互補帶有死區的PWM_UP和PWM_DOWN波在死區正常和死區錯誤之間的變化，由控制系統的單片機或DSP編程實現。

3.根據權利要求1所述的基于CPLD檢測PWM波死區錯誤并實施保護的方法，其特征在于：

所述的信號運算依賴于信號運算電路，信號運算電路指把上述兩路PWM_UP和PWM_DOWN波分別經過“與”及“或”運算后，供后續時序邏輯電路的輸入。

4.根據權利要求1所述的基于CPLD檢測PWM波死區錯誤并實施保護的方法，其特征在于：

所述的時序邏輯判斷依賴于時序邏輯判斷電路，時序邏輯判斷電路指通過時序邏輯電路判斷死區是否錯誤，判斷原則是：若PWM波下降沿到來時，“與”及“或”運算的電平為00、01、10，則死區錯誤且輸出低電平0；若PWM波下降沿到來時，時序邏輯電路的“與”及“或”運算電平為11，則死區正確且輸出高電平1。