[發明專利]一種高速數字視頻存儲系統

在審

• 申請號: 201310676992.5
• 申請日: 2013-12-11
• 公開（公告）號: CN103747197A
• 公開（公告）日: 2014-04-23
• 發明（設計）人: 丁璐;劉波;陳二瑞;田廣元;郭高
• 申請（專利權）人: 中國科學院西安光學精密機械研究所
• 主分類號: H04N5/76
• 分類號: H04N5/76;H04N5/77
• 代理公司: 西安智邦專利商標代理有限公司 61211
• 代理人: 楊引雪

技術領域

本發明涉及一種高速數字視頻存儲系統，具體涉及一種能夠對不同種類的cameralink數字攝像機輸出的高幀頻數字圖像實現實時無損記錄，并且同步記錄當幀同步信息。

背景技術

高幀頻相機主要應用于高速用到和高速物體碰撞過程的記錄測試，例如火箭發射、飛機起落、汽車碰撞試驗等，在這些試驗中，試驗數據的實時記錄顯得尤為重要，傳統的膠片式高速攝像機無論從幀頻速度還是分辨率都無法滿足目前的使用要求。但是隨著高幀頻數字攝像機的幀頻不斷提高，輸出的數字圖像的數據量也越來越大，對數字存儲器的存儲帶寬也要求越來越高。

目前大多數高速攝像機數字圖像的輸出接口都采用標準cameralink，camerlink接口分為三種模式full?mode、medium?mode和base?mode。

現有技術的缺點：1.速度慢，存儲帶寬低；2.只能對一種camerlink相機進行存儲；3.存儲系統的帶寬和容量是固定的，無法根據實際使用需求，進行合理的調整，造成系統資源的浪費；4.存儲設備與相機距離較遠，需要進行camerlink信號的轉換，造成設備線纜復雜，且容易受到信號干擾。

發明內容

本發明為了解決背景技術中的問題，提供了一種高速數字視頻存儲系統。

本發明的技術方案是：

一種高速數字視頻存儲系統，其特殊之處在于：

所述高速數字視頻存儲系統包括接口單元、綜合處理單元、存儲單元、母板和電源；

所述接口單元包括Cameralink接口芯片、第一FPGA、總線驅動器和電源管理芯片；

所述綜合處理單元包括主控CPU和第二FPGA；

所述存儲單元包括至少一個存儲子單元，每個存儲子單元包括第三FPGA、SRAM和FLASH芯片陣列；

外部Cameralink攝像機通過Cameralink接口芯片與第一FPGA連接，第一FPGA通過總線驅動器與母板連接；

主控CPU與外部網絡連接，主控CPU通過第二FPGA與母板連接；

第三FPGA與母板連接，SRAM和FLASH芯片陣列分別與第三FPGA連接；

所述電源通過電源管理芯片為Cameralink接口芯片、第一FPGA、總線驅動器、第二FPGA、主控CPU、第三FPGA、SRAM和FLASH芯片陣列供電。

較佳的，上述存儲單元最多數量為5個，每個存儲單元包括2個存儲子單元，各個存儲子單元之間以流水線的方式工作。

較佳的，Cameralink接口芯片的數量為1-3個。

較佳的，上述SRAM的數量為2-3個。

較佳的，一個FLASH芯片陣列包括8片或10片FLASH芯片，FLASH陣列的讀寫操作為并行操作。

較佳的，上述主控CPU為芯片TMS320DM6467。

較佳的，上述FLASH芯片采用K9WBG08U0M芯片。

較佳的，上述第一FPGA、第二FPGA和第三FPGA均采用芯片EP2S30F672I4N。

較佳的，上述總線驅動器采用芯片SN74LVTH16245。

較佳的，上述SRAM選擇芯片IDT71T75602S133BGI。

本發明的優點是：

1）存儲速度快，最高存儲帶寬可達到930MB/s；

2）通過修改少量的代碼就可以實現對各種camerlink相機的數字記錄，并且記錄的時間和容量可以根據使用需要，選擇存儲板的數量，使得系統具有最佳性價比；

4）本存儲設備與相機直接連接，連接距離近，與外部只有一根網線連接，整個系統結構簡單，系統可靠性高；

5）具有自動診斷功能。

附圖說明

圖1高速數字圖像存儲系統原理框圖；

圖2本發明存儲系統外部接線圖；

圖3接口單元原理框圖；

圖4綜合處理單元原理結構框圖；

圖5存儲單元原理結構框圖；

圖6系統控制軟件流程圖。

具體實施方式

高速數字視頻存儲系統采用模塊化的設計結構，原理框圖如圖1所示，高速數字視頻存儲系統包括接口單元、綜合處理單元、存儲單元、母板和電源；