[發明專利]利用耗盡P-屏蔽的低輸出電容的高頻開關MOSFET

有效

• 申請號: 201310675734.5
• 申請日: 2013-12-11
• 公開（公告）號: CN103887173A
• 公開（公告）日: 2014-06-25
• 發明（設計）人: 馬督兒·博德;哈姆扎·耶爾馬茲;雷燮光;伍時謙
• 申請（專利權）人: 萬國半導體股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28;H01L29/423
• 代理公司: 上海申新律師事務所 31272
• 代理人: 吳俊

1.一種用于制備MOSFET器件的方法，其特征在于，包括：

a)在第一導電類型的半導體襯底頂面上方，制備一個硬掩膜，其中硬掩膜包括第一和第二絕緣層，其中第二絕緣層抵抗刻蝕第一絕緣層的第一次刻蝕工藝，第一絕緣層可以抵抗刻蝕第二絕緣層的第二次刻蝕工藝；

b)通過硬掩膜中的開口，刻蝕半導體襯底，以便在半導體襯底中形成多個溝槽，其中溝槽包括溝槽頂部和溝槽底部；

c)用第一厚度T1的頂部絕緣層內襯溝槽頂部，用第二厚度T2的底部絕緣層內襯溝槽底部，其中T2大于T1；

d)在溝槽中沉積導電材料，形成多個柵極電極；

e)在柵極電極上方制備絕緣柵極蓋至少達到硬掩膜第二絕緣層的水平處，其中絕緣柵極蓋由可以被第一次刻蝕工藝刻蝕，同時抵抗第二次刻蝕工藝的材料制成；

f)利用第一次刻蝕工藝，除去硬掩膜的第一絕緣層，保留與溝槽對準的絕緣柵極蓋，絕緣柵極蓋突出至硬掩膜第二絕緣層的上方；

g)在襯底頂部，制備一個本體層，其中本體層為與第一導電類型相反的第二導電類型；

h)制備一個第二導電類型的耗盡屏蔽區，在半導體襯底的深處，至少部分在溝槽底面以下，其中耗盡屏蔽區電連接到本體層；

i)在硬掩膜的第二絕緣層和絕緣柵極蓋上方，制備一個絕緣墊片層；

j)在絕緣墊片層上方，制備一個導電或半導體墊片層，并且各向異性地刻蝕導電或半導體墊片層和絕緣墊片層，保留沿著絕緣柵極蓋側壁的那部分導電或絕緣墊片層和絕緣墊片層，作為導電或半導體墊片和絕緣墊片；并且

k)利用導電或半導體墊片作為自對準掩膜，在半導體襯底中形成開口，用于源極接觸。

2.權利要求1所述的方法，其特征在于，一個或多個耗盡屏蔽區穿過襯底延伸到第一導電類型的漏極區中，漏極區形成在襯底底部。

3.權利要求1所述的方法，其特征在于，一個或多個耗盡屏蔽區完全形成在溝槽底面以下。

4.權利要求1所述的方法，其特征在于，耗盡屏蔽區和本體層之間的連接建立在器件的一個主平面中。

5.權利要求1所述的方法，其特征在于，耗盡屏蔽區和本體層之間的連接建立在器件的二次平面中，其中器件的二次平面和器件的主平面正交。

6.權利要求5所述的方法，其特征在于，一部分耗盡屏蔽區未連接到本體層，其中配置一部分襯底，將耗盡屏蔽區未連接到本體層的部分與耗盡屏蔽區連接到本體層的部分隔開，以便將溝槽附近第一導電類型的外延區，連接到襯底底部第一導電類型的漏極區。

7.權利要求6所述的方法，其特征在于，耗盡屏蔽區的未連接到本體層的部分繼續延伸到主平面中的兩個或多個溝槽以下，與外延區連接到漏極區的部分襯底形成正交的超級結結構。

8.權利要求1所述的方法，其特征在于，制備多個溝槽包括穿過硬掩膜和襯底中的開口刻蝕，

形成溝槽的頂部；沿溝槽頂部的側壁和底面生長一個頂部絕緣層，并且沿側壁在頂部絕緣層上制備墊片；將墊片作為掩膜，刻蝕沉積在溝槽頂部底面上的絕緣層，以及溝槽頂部下方的襯底，形成溝槽的底部；沿溝槽底部的側壁和底面，生長底部絕緣層；并且除去墊片。

9.權利要求1所述的方法，其特征在于，制備多個溝槽包括穿過硬掩膜和襯底中的開口刻蝕，形成溝槽的頂部和底部；沿溝槽頂部和底部的側壁和底面生長一個底部絕緣層；用第一部分導電材料填充溝槽底部；從溝槽頂部除去底部絕緣層；沿溝槽頂部側壁以及沿溝槽底部中導電材料的頂面，生長頂部絕緣層；利用第二部分導電材料在頂部絕緣層上沿側壁形成墊片；并且從溝槽底部中導電材料的頂面上刻蝕掉頂部絕緣層。

10.權利要求1所述的方法，其特征在于，還包括：在襯底頂部，制備一個第一導電類型的源極區。

11.權利要求1所述的方法，其特征在于，在襯底中制備多個溝槽還包括制備一個或多個柵極拾取溝槽，其中在溝槽中沉積導電材料還包括在柵極拾取溝槽中沉積導電材料，以形成柵極拾取電極。

12.權利要求11所述的方法，其特征在于，一個或多個柵極拾取溝槽形成在第二導電類型的摻雜槽中，摻雜槽形成在半導體襯底中。