[發明專利]一種PCI總線轉換為ISA和APB總線設計方法

在審

• 申請號: 201310675620.0
• 申請日: 2013-12-11
• 公開（公告）號: CN104714907A
• 公開（公告）日: 2015-06-17
• 發明（設計）人: 陳浩;左忠衛;高尚
• 申請（專利權）人: 中國航空工業第六一八研究所
• 主分類號: G06F13/38
• 分類號: G06F13/38;G06F13/42
• 代理公司: 中國航空專利中心 11008
• 代理人: 杜永保

技術領域

本發明涉及片上系統級芯片（System?on?Chip，簡稱“SoC”）設計領域，特別是涉及總線接口轉換方法。

背景技術

在計算機系統中，電子芯片和其它部件是通過總線相互連接的。各種部件可以與總線相連，該總線使得與總線相連的所有設備之間實現相互通信。計算機內各種總線速率不同，處理器總線速度較快，用于連接處理器和存儲器等速度較快的外設。速度較慢的外設掛接在處理器總線橋接芯片上（也就是我們常說的北橋），這種芯片是將高速的處理器總線轉換為速度較低的局部總線，目前業界常常使用PCI總線作為局部總線。

可是這些低速設備不一定都具備PCI接口，很多設備接口是ISA接口。這就需要設計一款PCI與ISA之間的接口橋接裝置。

同時，目前片上系統設計已經成為設計主流，即在一款單一芯片上實現多種功能，為了縮短設計及驗證周期，基于IP的設計方法已經在片上系統設計上廣泛采用。片上系統總線作為片上集成系統的互連結構，解決了各個模塊間的通信問題，包括數據格式、時序、協議等方面。目前使用比較成熟的有APB總線。如果要將這個片上系統掛接在PCI總線上，就需要一種PCI與APB之間的接口橋接裝置。

發明內容

本發明的目的是提出一種PCI總線轉換為ISA和APB總線設計方法，解決目前嵌入式計算機系統中處理器不能同時訪問符合ISA并行總線協議的設備（如異步并行存儲器），和符合APB片內總線接口設備的問題。

本發明采取的技術方案為，一種PCI總線轉換為ISA和APB總線設計方法，包括：

PCI總線接口1接收來自PCI總線的PCI總線配置指令，將所述PCI總線配置指令發送給PCI指令解析控制模塊2；

PCI指令解析控制模塊2從PCI總線配置指令中解析出寄存器地址和寄存器存儲地址發送給PCI總線配置寄存器模塊3；

PCI配置寄存器處理模塊3將所述寄存器地址寫入PCI總線配置寄存器模塊3內與寄存器存儲地址對應的PCI控制寄存器中；

PCI總線接口1接收來自PCI總線的指令，將所述PCI總線指令發送給PCI指令解析控制模塊2；

PCI指令解析控制模塊2從PCI總線指令中解析出PCI總線指令目的地的地址空間，將所述地址空間與PCI總線配置寄存器模塊3存儲的寄存器地址比對，如果所述地址空間屬于APB總線時序控制模塊4，將所述PCI總線指令發送給APB總線時序控制模塊4；如果所述地址空間屬于ISA總線時序控制模塊5，將所述PCI總線指令發送給ISA總線時序控制模塊5；

APB總線時序控制模塊4按照PCI總線指令通過APB總線接口8對APB從設備進行讀寫操作；

ISA總線時序控制模塊5按照PCI總線指令通過ISA總線接口9對ISA從設備進行讀寫操作。

本發明具有的優點和有益效果：本發明是一種PCI總線協議轉換為ISA和APB總線協議IP核設計方法，針對目前嵌入式計算機高，越來越高的功能采用片內實現，同時又有外部存儲器類設備的情況，本方法支持主設備同時訪問符合APB總線協議的片內設備，也可以訪問外部存儲器類設備，其優點是適用范圍寬，提高線路設計集成度，針對不同速度外部存儲器類設備，訪問時間、時序可配置，與外設的適配性好，實現了速度性能的最優設計。

附圖說明

圖1是本發明的IP設計方案示意圖。

圖2是PCI總線信號圖。

圖3是PCI總線協議解析控制模塊狀態機示意圖。

圖4是APB時序控制狀態機示意圖。

圖5是ISA時序控制狀態機示意圖。

具體實施方式

本發明提供一種PCI總線轉換為ISA和APB總線設計方法，包括：

PCI總線接口1接收來自PCI總線的PCI總線配置指令，將所述PCI總線配置指令發送給PCI指令解析控制模塊2；

PCI指令解析控制模塊2從PCI總線配置指令中解析出寄存器地址和寄存器存儲地址發送給PCI總線配置寄存器模塊3；

PCI配置寄存器處理模塊3將所述寄存器地址寫入PCI總線配置寄存器模塊3內與寄存器存儲地址對應的PCI控制寄存器中；

PCI總線接口1接收來自PCI總線的指令，將所述PCI總線指令發送給PCI指令解析控制模塊2；