[發明專利]SRAM存儲單元、SRAM存儲單元寫操作方法及SRAM存儲器

有效

• 申請號: 201310674701.9
• 申請日: 2013-12-11
• 公開（公告）號: CN103700397B
• 公開（公告）日: 2017-11-10
• 發明（設計）人: 趙立新;董小英;俞大立;喬勁軒
• 申請（專利權）人: 格科微電子（上海）有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 吳敏

1.一種SRAM存儲單元，其特征在于，包括：

數據鎖存器，所述數據鎖存器包括存儲數據反向的第一存儲節點和第二存儲節點；

選擇控制器，所述選擇控制器與所述數據鎖存器的電源相連，用于控制所述數據鎖存器的電源與電源電壓相連或者與地電平相連，其中與地電平相連用于在所述第一存儲節點和第二存儲節點寫入數據之前，對兩存儲節點清零；

第一傳輸管，所述第一傳輸管位于第一位線與所述第一存儲節點之間；

第二傳輸管，所述第二傳輸管位于第二位線與所述第二存儲節點之間；

所述第一傳輸管的柵極和所述第二傳輸管的柵極均與字線相連。

2.根據權利要求1所述的SRAM存儲單元，其特征在于，所述選擇控制器受控于所述SRAM存儲單元的寫控制信號，使所述數據鎖存器的電源在所述寫控制信號有效前與地電平相連，在寫控制信號有效時與電源電壓相連。

3.根據權利要求1所述的SRAM存儲單元，其特征在于，所述選擇控制器受控于復位控制信號；所述復位控制信號有效，所述選擇控制器使所述數據鎖存器的電源與地電平相連，所述復位控制信號無效，所述選擇控制器使所述數據鎖存器的電源與電源電壓相連。

4.根據權利要求1所述的SRAM存儲單元，其特征在于，所述SRAM存儲單元為標準6T存儲單元；

所述數據鎖存器包括：第一反相器和第二反相器，所述第一反相器和所述第二反相器交叉耦接；

所述第一反相器包括：第一PMOS晶體管和第一NMOS晶體管；

所述第二反相器包括：第二PMOS晶體管和第二NMOS晶體管；

所述數據鎖存器的電源包括：所述第一PMOS晶體管的源極和所述第二PMOS晶體管的源極。

5.一種SRAM存儲單元寫操作方法，適用于權利要求1～4中任一權利要求所述的SRAM存儲單元，其特征在于，包括：

在對所述SRAM存儲單元進行寫操作之前，對所述SRAM存儲單元清零，使所述第一存儲節點和所述第二存儲節點放電至地電平。

6.根據權利要求5所述的SRAM存儲單元寫操作方法，其特征在于，所述對所述SRAM存儲單元清零包括：

將所述第一位線和所述第二位線與地電平相連；

將所述數據鎖存器的電源與地電平相連；

將所述字線與電源電壓相連。

7.根據權利要求5所述的SRAM存儲單元寫操作方法，其特征在于，所述對所述SRAM存儲單元進行寫操作包括：

將所述數據鎖存器的電源與電源電壓相連；

將所述第一位線和所述第二位線載入待寫數據。

8.根據權利要求5所述的SRAM存儲單元寫操作方法，其特征在于，所述清零至少持續3ns。

9.一種SRAM存儲器，其特征在于，包括：權利要求1～4中任一權利要求所述的SRAM存儲單元。