[發明專利]抗單粒子翻轉和單粒子瞬態的可置位和復位D觸發器

有效

• 申請號: 201310674406.3
• 申請日: 2013-12-11
• 公開（公告）號: CN103825584A
• 公開（公告）日: 2014-05-28
• 發明（設計）人: 池雅慶;姚龍;邱明新;梁斌;郭陽;陳書明;胡春媚;劉宗林;陳建軍;孫永節;李振濤
• 申請（專利權）人: 中國人民解放軍國防科學技術大學
• 主分類號: H03K3/3562
• 分類號: H03K3/3562
• 代理公司: 國防科技大學專利服務中心 43202
• 代理人: 郭敏

技術領域

本發明涉及一種主從D觸發器，特別涉及一種抗單粒子翻轉（Single?Event?Upset,SEU）和抗單粒子瞬態（Single?Event?Transient,SET）的可置位和復位D觸發器。

背景技術

宇宙空間中存在大量高能粒子（質子、電子、重離子等），集成電路中的時序電路受到這些高能粒子轟擊后，其保持的狀態有可能發生翻轉，此效應稱為單粒子翻轉效應，單粒子轟擊集成電路的LET（線性能量轉移）值越高，越容易產生單粒子翻轉效應。集成電路中的組合電路受到這些高能粒子轟擊后，有可能產生瞬時電脈沖，此效應稱為單粒子瞬態效應，單粒子轟擊集成電路的LET值越高，產生的瞬時電脈沖持續時間越長，電脈沖越容易被時序電路采集。如果時序電路的狀態發生錯誤翻轉，或者單粒子瞬態效應產生的瞬時電脈沖被時序電路錯誤采集，都會造成集成電路工作不穩定甚至產生致命的錯誤，這在航天、軍事領域尤為嚴重。因此，對集成電路進行加固從而減少單粒子翻轉效應和單粒子瞬態效應越來越重要。

D觸發器是集成電路中使用最多的時序單元之一，其抗單粒子翻轉和單粒子瞬態的能力對整個集成電路的抗單粒子翻轉和單粒子瞬態的能力起關鍵作用，對D觸發器進行相應加固可以使集成電路的抗單粒子翻轉和單粒子瞬態能力得到提高。

傳統的D觸發器為主從D觸發器，一般由主級鎖存器和從級鎖存器串聯構成。將普通鎖存器替換為DICE（Dual?Interlocked?Storage?Cell，雙互鎖存儲單元）等冗余加固結構可以實現抗單粒子翻轉的D觸發器。在此基礎上改造輸入輸出端口，可以實現同時抗單粒子翻轉和單粒子瞬態。M.J.Myjak等人在The47^thIEEE?International?Midwest?Symposium?on?Circuits?and?Systems（第47屆IEEE電路與系統中西部國際會議）上發表的“Enhanced?Fault-Tolerant?CMOS?Memory?Elements”（增強容錯的CMOS存儲單元）（2004年，第I-453～I-456頁）上提出了一種改進的DICE電路，該電路采用DICE電路進行抗單粒子翻轉加固，并把雙向數據線分成了兩個寫數據線和兩個讀數據線，通過數據線的雙模冗余，使得在任意時刻通過某一數據線傳播到DICE電路的單粒子瞬態脈沖難以造成整個電路狀態的翻轉，從而實現針對單粒子瞬態的加固。但是數據線的雙模冗余存在正反饋回路，在較長持續時間的單粒子瞬態脈沖下會產生鎖存信息翻轉，抗單粒子瞬態能力不高。

D.G.Mavis等在IEEE?Reliability?Physics?Symposium（國際可靠性物理會議）上發表的“Soft?error?rate?mitigation?techniques?for?modern?microcircuits”（減少現代微電路軟錯誤率的技術）（2002年第216頁-225頁）中提出了時間采樣D觸發器電路。該電路在鎖存數據的反饋環中引入了延遲和表決電路，因而具備了一定抗單粒子翻轉和單粒子瞬態能力。但是表決電路本身不具備抗單粒子瞬態的能力，在單粒子瞬態脈沖下會輸出錯誤數據，抗單粒子瞬態能力不高。

申請號為200910046337.5的中國專利公開了一種抗單粒子翻轉和單粒子瞬態脈沖的D觸發器。該發明是一種結構類似于時間采樣結構的D觸發器，包括兩個多路開關、兩個延遲電路、兩個保護門電路和三個反相器，實現了D觸發器的抗單粒子翻轉和單粒子瞬態的加固。該專利具有抗單粒子瞬態的能力，但由于第三個反向器的輸出端Q連接第二個多路開關的輸入端VIN0，形成了正反饋回路，在較長持續時間的單粒子瞬態脈沖下會產生鎖存信息翻轉，抗單粒子瞬態能力不高。

某些集成電路需要控制集成電路中D觸發器的狀態，強制D觸發器輸出高電平或低電平以及把其中鎖存的數據置為邏輯“1”或邏輯“0”。在D觸發器原有的結構基礎上增加置位和復位電路以及置位信號端和復位信號端，可以實現D觸發器自身的置位和復位結構，并通過置位和復位信號來控制D觸發器的置位和復位功能。但目前可置位和復位D觸發器抗單粒子瞬態和抗單粒子翻轉能力不高，不利于在航空、航天等領域的集成電路芯片中使用。