[發明專利]芯片中電路的時序測試方法、裝置及RTL仿真設備

在審

• 申請號: 201310673808.1
• 申請日: 2013-12-10
• 公開（公告）號: CN104698370A
• 公開（公告）日: 2015-06-10
• 發明（設計）人: 陸炳華
• 申請（專利權）人: 展訊通信（上海）有限公司
• 主分類號: G01R31/317
• 分類號: G01R31/317;G01R31/3177
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 吳靖靚;駱蘇華

技術領域

本發明涉及芯片設計領域，具體涉及一種芯片中電路的時序的測試方法、裝置及RTL仿真設備。

背景技術

寄存器傳輸級（Register?Transfer?Level，RTL）文件以及時序約束文件均是在芯片的設計過程中產生的。其中，RTL文件包括RTL描述信息，根據所述RTL描述信息可以對芯片的設計方案進行RTL仿真。所述時序約束文件包括若干時序約束信息，所述時序約束文件是用于表征所述芯片的時序信息的文件。根據所述RTL文件以及所述時序約束文件可以生成帶時序信息的門級網表，進而可以根據所述門級網表對所述芯片進行門級仿真，并對所述時序信息進行驗證。

現有的芯片設計流程中，由于在對門級網表所攜帶的時序信息進行測試時，是對所述時序信息進行功能性測試，即每次測試均對具有相同功能的多條時序約束信息同時測試，因此導致測試的覆蓋率較低。

發明內容

本發明實施例解決的問題是如何提高芯片中電路的時序測試覆蓋率。

為解決上述問題，本發明實施例提供一種芯片中電路的時序測試方法，所述方法可以包括：

接收測試所述芯片中電路的時序的控制指令，并發送與所述控制指令對應的測試信號至待測試電路，所述測試信號與一條時序約束信息相對應，所述待測試電路的時序受所述時序約束信息的約束；

獲取所述待測試電路的測試結果；

判斷所述測試結果與預設的結果是否一致，并輸出所判斷的結果。

可選地，與所述控制指令對應的測試信號包括以下至少一種：

將所述待測電路的時序中的某一時鐘信號設置延時；

在所述待測試電路的時序中的多周期時鐘路徑信號的某一時鐘沿到來時，將所述某一時鐘沿的數據值改變；

監測所述待測試電路的時序中的虛假路徑信號。

可選地，所述測試信號為：將所述待測試電路的時序中的某一時鐘信號設置延時，所述某一時鐘信號為所述時序約束信息中與所選擇的基準時鐘信號異步的時鐘信號；

所述獲取所述待測試電路的測試結果為：獲取所述待測試電路輸出的與所述延時對應的結果。

可選地，所述測試信號為：在所述待測試電路的時序中的多周期時鐘路徑信號的某一時鐘沿到來時，將所述某一時鐘沿的數據值改變，所述某一時鐘沿為除所述多周期時鐘路徑信號的第一個時鐘沿以及所述多周期時鐘路徑信號的有效時鐘沿以外的時鐘沿；

所述獲取所述待測試電路的測試結果為：獲取所述待測試電路輸出的與改變后的數據值對應的結果。

可選地，所述測試信號為：監測所述待測試電路的時序中的虛假路徑信號；

所述獲取所述待測試電路的測試結果為：獲取所監測的虛假路徑信號是否發生變化。

可選地，所述時序約束信息在寄存器傳輸級RTL仿真階段或門級仿真階段形成。

可選地，所述測試在RTL仿真階段進行。

本發明的實施例還提供了一種芯片中電路的時序測試裝置，所述裝置包括：

接收單元，用于接收測試所述芯片中電路的時序的控制指令；

發送單元，用于發送與所述控制指令對應的測試信號至待測試電路，所述測試信號與一條時序約束信息相對應，所述待測試電路的時序受所述時序約束信息的約束；

獲取單元，用于獲取所述待測試電路的測試結果；

判斷單元，用于判斷所述測試結果與預設的結果是否一致，并輸出所判斷的結果。

可選地，所述發送單元發送的與所述控制指令對應的測試信號包括以下至少一種：

將所述待測試電路的時序中的某一時鐘信號設置延時；

在所述待測試電路的時序中的多周期時鐘路徑信號的某一時鐘沿到來時，將所述某一時鐘沿的數據值改變；

監測所述待測試電路的時鐘中的虛假路徑信號。

可選地，所述發送單元發送的測試信號為：將所述待測試電路的時序中的某一時鐘信號設置延時，所述某一時鐘信號為所述時序約束信息中與所選擇的基準時鐘信號異步的時鐘信號；

所述獲取單元獲取的測試結果為：獲取所述待測試電路輸出的與所述延時對應的結果。

可選地，所述發送單元發送的測試信號為：在所述待測試電路的時序中的多周期時鐘路徑信號的某一時鐘沿到來時，將所述某一時鐘沿的數據值改變，所述某一時鐘沿為除所述多周期時鐘路徑信號的第一個時鐘沿以及所述多周期時鐘路徑信號的有效時鐘沿以外的時鐘沿；

所述獲取單元獲取的測試結果為：獲取所述待測試電路輸出的與改變后的數據值對應的結果。