[發明專利]抗單粒子翻轉和單粒子瞬態的可同步復位D觸發器有效
| 申請號: | 201310672227.6 | 申請日: | 2013-12-11 |
| 公開(公告)號: | CN103825583A | 公開(公告)日: | 2014-05-28 |
| 發明(設計)人: | 梁斌;馬錫昆;楊茂森;郭陽;陳書明;李振濤;孫永節;池雅慶;陳建軍;許文濤 | 申請(專利權)人: | 中國人民解放軍國防科學技術大學 |
| 主分類號: | H03K3/3562 | 分類號: | H03K3/3562 |
| 代理公司: | 國防科技大學專利服務中心 43202 | 代理人: | 郭敏 |
| 地址: | 410073 湖*** | 國省代碼: | 湖南;43 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 粒子 翻轉 瞬態 同步 復位 觸發器 | ||
1.抗單粒子翻轉和單粒子瞬態的可同步復位D觸發器,包括時鐘電路、主鎖存器、從鎖存器、第一反相器電路、第二反相器電路,其特征在于抗單粒子翻轉和單粒子瞬態的可同步復位D觸發器還包括緩沖器電路、復位電路;主鎖存器和從鎖存器均為冗余加固的鎖存器;主鎖存器和從鎖存器前后串聯,并均與時鐘電路連接;主鎖存器還與緩沖器電路、復位電路相連,從鎖存器還與第一反相器電路、第二反向器電路相連;有三個輸入端和兩個輸出端;三個輸入端分別是時鐘信號輸入端CK、數據信號輸入端D和復位輸入端RN;輸出端是Q和QN。
2.如權利要求1所述的抗單粒子翻轉和單粒子瞬態的可同步復位D觸發器,其特征在于所述時鐘電路有一個輸入端和四個輸出端,輸入端為CK,輸出端為c1、c2、cn1、cn2;時鐘電路由十二個PMOS和十四個NMOS組成;第三十五PMOS管的柵極Pg35連接CK,漏極Pd35連接第三十五NMOS管的漏極Nd35;第三十六PMOS管的柵極Pg36連接第三十五PMOS管的漏極Pd35,漏極Pd36連接第三十六NMOS管的漏極Nd36,源極Ps36連接電源VDD;第三十七PMOS管的柵極Pg37連接第三十六PMOS管的漏極Pd36,漏極Pd37連接第三十七NMOS管的漏極Nd37,源極Ps37連接電源VDD;第三十八PMOS管的柵極Pg38連接第三十七PMOS管的漏極Pd37,漏極Pd38連接第三十八NMOS管的漏極Nd38,源極Ps38連接電源VDD;第三十九PMOS管的柵極Pg39連接CK,漏極Pd39連接第四十PMOS管的源極Ps40,源極Ps39連接VDD;第四十PMOS管的柵極Pg40連接第三十八PMOS管的漏極Pd38,漏極Pd40連接第三十九NMOS管的漏極Nd39,并作為時鐘電路的一個輸出端cn1,源極Ps40連接Pd39;第四十一PMOS管的柵極Pg41連接CK,漏極Pd41連接第四十二PMOS管的源極Ps42,源極Ps41連接VDD;第四十二PMOS管的柵極Pg42連接第三十八PMOS管的漏極Pd38,漏極Pd42連接第四十一NMOS管的漏極Nd41;第四十三PMOS管的柵極Pg43連接第四十三NMOS管的柵極Ng43和第四十七NMOS管的柵極Ng47并作為時鐘電路的一個輸出端c1,漏極Pd43連接第四十PMOS管的漏極Pd40,并作為時鐘電路的一個輸出端cn1,源極Ps43連接VDD;第四十四PMOS管的柵極Pg44連接第四十四NMOS管的柵極Ng44并作為時鐘電路的一個輸出端c2,漏極Pd44連接第四十四NMOS管的漏極Nd44并作為時鐘電路的一個輸出端cn2,源極Ps44連接VDD;第四十五PMOS管的柵極Pg45連接輸出端cn1,漏極Pd45連接輸出端c1,源極Ps45連接VDD;第四十六PMOS管的柵極Pg46連接輸出端cn2,漏極Pd46連接輸出端c2,源極Ps46連接VDD;第三十五NMOS管的柵極Ng35連接CK,漏極Nd35連接第三十五PMOS管的漏極Pd35;第三十六NMOS管的柵極Ng36連接第三十五NMOS管的漏極Nd35,漏極Nd36連接第三十六PMOS管的漏極Pd36,源極Ns36連接VSS;第三十七NMOS管的柵極Ng37連接第三十六NMOS管的漏極Nd36,漏極Nd37連接第三十七PMOS管的漏極Pd37,源極Ns37連接VSS;第三十八NMOS管的柵極Ng38連接第三十七NMOS管的漏極Nd37,漏極Nd38連接第三十八PMOS管的漏極Pd38,源極Ns38連接VSS;第三十九NMOS管的柵極Ng39連接第三十八NMOS管的漏極Nd38,源極Ns39連接第四十NMOS管的漏極Nd40,漏極連接cn1;第四十NMOS管的柵極Ng40連接CK,漏極Nd40連接第三十九NMOS管的源極Nd39,源極Ns40連接VSS;第四十一NMOS管的柵極Ng41連接第三十八NMOS管的漏極Nd38,源極Ns41連接第四十二NMOS管的漏極Nd42,漏極連接cn2;第四十二NMOS管的柵極Ng42連接CK,漏極Nd42連接第四十一NMOS管的源極Ns41,源極Ns42連接VSS;第四十三NMOS管的柵極Ng43連接輸出端c1,漏極Nd43連接輸出端cn1,源極Ns43連接第四十七NMOS管的漏極Nd47;第四十四NMOS管的柵極Ng44連接輸出端c2,漏極Nd44連接輸出端cn2,源極Ns44連接第四十八NMOS管的漏極Nd48;第四十五NMOS管的柵極Ng45連接輸出端cn1,漏極Nd45連接輸出端c1,源極Ns45連接VSS;第四十六NMOS管的柵極Ng46連接輸出端cn2,漏極Nd46連接輸出端c2,源極Ns46連接VSS;第四十七NMOS管的漏極Nd47連接第四十三NMOS管的源極Ns43,柵極Ng47連接輸出端c1,源極Ns47連接VSS;第四十八NMOS管的漏極Nd48連接第四十四NMOS管的源極Ns44,柵極Ng48連接輸出端c2,源極Ns48連接VSS。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國人民解放軍國防科學技術大學,未經中國人民解放軍國防科學技術大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310672227.6/1.html,轉載請聲明來源鉆瓜專利網。





