[發明專利]一種半導體器件的評估方法和RC時序測試方法

有效

• 申請號: 201310669787.6
• 申請日: 2013-12-10
• 公開（公告）號: CN104699880B
• 公開（公告）日: 2018-06-01
• 發明（設計）人: 范忠;李雪;魏坤;吳盈璁;黃威森
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50;G01R31/26
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

1.一種半導體器件的評估方法，其特征在于，包括：

提供半導體器件的設計版圖，所述設計版圖包括多個互連線布局區域；

獲取各個互連線布局區域中的互連線布局信息；

將互連線布局信息輸入至至少一個半導體模擬模型中，并同時向同一所述模擬模型內輸入模擬參數，獲取各個互連線布局區域中的互連線模擬數據；

所述半導體模擬模型包括光刻模型、刻蝕模型、ECD模型和CMP模型中的一個或多個；所述模擬參數，為各個模型中，各模型工藝所采用的工藝參數；所述互連線模擬數據為執行了各模型工藝后的半導體器件的結構數據；

基于所述互連線模擬數據進行RC數值模擬，獲得RC模擬數值；

比對所述RC模擬數值和RC標準數值，判斷所述RC模擬數值是否落入RC標準數值的誤差范圍內，評估所述半導體器件模型。

2.如權利要求1所述的半導體器件的評估方法，其特征在于，各個所述互連線布局區域大小相同。

3.如權利要求1所述的半導體器件的評估方法，其特征在于，

所述半導體模擬模型包括光刻模型；

所述模擬參數包括光刻膠數據、曝光和顯影工藝參數；

所述互連線布局信息包括：互連線預設寬度、互連線預設密度和基底表面高度；

所述互連線模擬數據包括：光刻工藝后，光刻膠開口寬度、光刻膠開口密度和光刻膠表面高度。

4.如權利要求3所述的半導體器件的評估方法，其特征在于，

所述互連線布局信息，還包括：各個互連線布局區域的坐標數據；

所述模擬參數至少包括曝光光源焦距；

所述評估方法還包括：

在獲得所述互連線模擬數據后，基于所述坐標數據，以及所述曝光光源焦距和光刻膠表面高度對所述模擬數據進行校正，獲得校正模擬數據；

之后以所述校正模擬數據進行RC數值模擬。

5.如權利要求1所述的半導體器件的評估方法，其特征在于，

所述半導體模擬模型包括刻蝕模型；

所述模擬參數包括基底的材料和刻蝕工藝參數；

所述互連線布局信息包括：光刻膠開口寬度、光刻膠開口密度和光刻膠表面高度；

所述互連線模擬數據包括：在所述基底的開口寬度、所述基底的開口密度、所述基底的表面高度、所述基底的開口的深寬比，以及基底的開口的側壁傾斜度。

6.如權利要求5所述的半導體器件的評估方法，其特征在于，

所述互連線布局信息，還包括：各個互連線布局區域的坐標數據；

所述評估方法還包括：

在獲得所述互連線模擬數據后，基于所述坐標數據，以及所述基底的開口的深寬比和基底的開口的密度對所述互連線模擬數據進行校正，獲得校正模擬數據；

之后以所述校正模擬數據進行RC數值模擬。

7.如權利要求1所述的半導體器件的評估方法，其特征在于，

所述半導體模擬模型包括ECD模型；

所述模擬參數包括：ECD的電鍍材料、以及電鍍工藝參數；

所述互連線布局信息包括：基底的開口的寬度、基底的開口的密度、基底的表面高度、基底的開口深度和基底的開口的深寬比；

在ECD工藝中，在所述基底上方形成互連線材料層，同時在所述基底的開口內填充滿互連線材料，且所述基底的開口上方的互連線材料層的厚度大于、等于或小于基底上方其余部分的互連線材料層的厚度；

所述互連線模擬數據包括：所述基底的開口上方的互連線材料層的厚度，

和互連線布局區域內的互連線材料層的厚度。