[發明專利]基于規范類正交矩陣的信息隱藏與提取方法及其FPGA器件

無效

• 申請號: 201310667382.9
• 申請日: 2013-12-10
• 公開（公告）號: CN103684751A
• 公開（公告）日: 2014-03-26
• 發明（設計）人: 殷奕;唐燕;鄧攀;閭國年
• 申請（專利權）人: 南京師范大學
• 主分類號: H04L9/06
• 分類號: H04L9/06
• 代理公司: 南京知識律師事務所 32207
• 代理人: 李媛媛

技術領域

本發明涉及一種基于規范類正交矩陣構成的信息隱藏與提取方法和裝置，具體地說是在硬件FPGA平臺上實現了一種新型的全數字信息隱藏與提取硬件電路。

背景技術

信息隱藏技術是利用人類感官的不敏感性和信息本身存在的的冗余，采用軟件或硬件的方法將某種信息嵌入到宿主信號（如圖像、聲音、視頻或文本文檔）中，并在必要時可檢測或提取隱藏信號的技術。對于隱藏算法，一方面需要增加分析復雜度，就能極大地提高算法安全性。另一方面，對隱體的提取應該是不需要原始載體或原始隱體。而將擴頻技術應用到信息隱藏領域中，可以顯著增強系統的魯棒性和安全性。擴頻隱藏算法多采用CDMA中的正交擴頻碼，如Hadamard碼、Walsh碼、Gold碼或m序列等。

擴頻隱藏算法是通過一個序列或者多個序列，將原始隱秘數據進行擴頻編碼，即用擴頻序列加密原始隱秘數據。基于這個思想，定義了一種規范類正交（NS：Normal?Similar-orthogonal）矩陣，該矩陣中任意兩行的互相關系數為定值。秘密信息經NS矩陣編碼后，得到加密的數據，再嵌入到載體中，提高了隱秘數據的安全性。在接收端，不需要原始載體圖像，僅使用相同NS矩陣，即可恢復出原始秘密信息。

一般來說,軟件實現的信息隱藏系統速度較慢，不能滿足多媒體數據實時處理的要求，為了達到高速處理的性能要求，采用硬件實現信息隱藏算法具有很重要的意義。FPGA作為一種最具代表性的PLD器件，繼承了ASIC的大規模、高集成度、高可靠性的優點，又克服了普通ASIC設計周期長、投資大、靈活性差的缺點。隨著工藝技術的發展和市場需要，超大規模、高速、低功耗的新型FPGA器件不斷推陳出新。新一代的FPGA甚至集成了CPU或DSP內核，在一片FPGA上進行軟硬件協同設計，為實現SOPC提供了強大的支持。無論是在速度、體積方面,還是在設計的靈活性上，FPGA都能適應圖像和信號處理的要求。

發明內容

本發明的目的在于克服現有技術中存在的缺陷，提出了一種基于規范類正交矩陣的信息隱藏與提取方法與FPGA器件的實現，能夠滿足多媒體數據實時處理的要求。

本發明采用的技術方案為：

基于規范類正交矩陣的信息隱藏與提取方法，步驟如下：

步驟11，基于構造矩陣的查找算法和克羅內克積擴展，快速構造規范類正交矩陣K_L×N，其中L≤N且矩陣中各個元素取值為+1或-1，K中任意兩行之間的互相關系數為定值p∈{-1+2/N,-1+4/N,…,1-2/N}；

步驟12，設二進制隱秘信息B=(b₁,b₂,…,b_L)中各個元素取值為+1或-1，乘以規范類正交矩陣后得到加密信息W=BK；設實際隱藏點的載體數據為X=(x₁,x₂,…,x_N)，嵌入強度G=(g₁,g₂,…,g_N)，則在載體數據中嵌入加密信息，得含密載體數據Y=X+G·W，其中符號“·”表示Hadamard積也稱Schur積；

步驟13，設信道噪聲E=(e₁,e₂,…,e_N)、接收數據Z=Y+E和相關檢測矩陣K^T，使用相關檢測法，得到判決輸入數據r=ΖK^T=XK^T+G·S+EK^T，其中，r=(r₁,r₂,…,r_L)；

步驟14，修正各個判決輸入數據，得判決數據當R_i>R₀，輸出為“1”，否則輸出為“0”；R₀為判決門限。

其中，步驟11中構造規范類正交矩陣K_L×N的方法如下：