[發(fā)明專利]降低干擾的方法及電子設(shè)備

在審

• 申請?zhí)枺?/td>: 201310664882.7
• 申請日: 2013-12-09
• 公開（公告）號: CN103684489A
• 公開（公告）日: 2014-03-26
• 發(fā)明（設(shè)計）人: 王昇;林金強;林國序;鄭煊
• 申請（專利權(quán)）人: 聯(lián)想（北京）有限公司
• 主分類號: H04B1/10
• 分類號: H04B1/10;H04B1/40
• 代理公司: 北京同達信恒知識產(chǎn)權(quán)代理有限公司 11291
• 代理人: 黃志華

技術(shù)領(lǐng)域

本發(fā)明涉及計算機技術(shù)領(lǐng)域，尤其涉及一種降低干擾的方法及電子設(shè)備。

背景技術(shù)

隨著電子設(shè)備的飛速發(fā)展，電子設(shè)備在日常生活中應(yīng)用得越來越廣泛。現(xiàn)有的電子設(shè)備的功能逐漸豐富如智能手機和PAD等、處理能力的強大，以及隨時隨地的網(wǎng)絡(luò)接入，使其變得越來越普及。現(xiàn)有的電子設(shè)備可以通過射頻模塊將圖像和數(shù)據(jù)傳輸給顯示單元進行顯示，以使得所述顯示單元顯示的圖像更清晰和準(zhǔn)確。

但是，現(xiàn)有的電子設(shè)備在通過所述射頻模塊進行數(shù)據(jù)傳輸過程中，若所述電子設(shè)備的第一接口例如是MIPI（Mobile?Industry?Processor?Interface移動產(chǎn)業(yè)處理器）接口也進行數(shù)據(jù)傳輸，而所述MIPI接口下的傳輸頻率通常是集中在一個頻點上，若該頻點的倍頻正好落在所述射頻模塊的射頻接收或發(fā)射信道上時，會對所述射頻模塊的射頻產(chǎn)生諧波干擾，進而干擾所述射頻模塊的通信過程，使得通信質(zhì)量變差，而所述MIPI接口下的傳輸頻率通常會保持一段時間，在該段時間內(nèi)都會對所述射頻模塊的通信造成干擾，如此，導(dǎo)致現(xiàn)有的電子設(shè)備在通過所述射頻模塊和MIPI接口傳輸數(shù)據(jù)時，針對所述射頻模塊的通信存在高干擾的技術(shù)問題。

發(fā)明內(nèi)容

本申請實施例通過提供一種降低干擾的方法及電子設(shè)備，用以解決現(xiàn)有的電子設(shè)備在通過所述射頻模塊和第一接口傳輸數(shù)據(jù)時，針對所述射頻模塊的通信存在高干擾的技術(shù)問題。

本申請實施例提供了一種降低干擾的方法，應(yīng)用于具有第一接口的電子設(shè)備中，所述電子設(shè)備能夠經(jīng)由所述第一接口發(fā)送和接收數(shù)據(jù)，所述電子設(shè)備還包括用于發(fā)送通信數(shù)據(jù)交互的射頻模塊，所述方法包括：在通過所述射頻模塊傳輸數(shù)據(jù)的過程中，獲取所述射頻模塊傳輸數(shù)據(jù)的第一傳輸頻率，其中，所述第一傳輸頻率對應(yīng)第一頻點；基于所述第一傳輸頻率，控制所述第一接口以變化的頻率來傳輸數(shù)據(jù)，其中，所述變化的頻率中的至少一個傳輸頻率對應(yīng)第二頻點，所述第二頻點與所述第一頻點為非倍頻關(guān)系。

可選的，所述基于所述第一傳輸頻率，控制所述第一接口以變化的頻率來傳輸數(shù)據(jù)，具體包括：基于所述第一傳輸頻率，通過時鐘信號控制所述第一接口以變化的頻率來傳輸數(shù)據(jù)。

可選的，所述通過時鐘信號控制所述第一接口以變化的頻率來傳輸數(shù)據(jù)，具體包括：通過所述時鐘信號將所述第一接口的傳輸頻率設(shè)置在至少兩個不同的頻點上進行跳動，控制所述第一接口以變化的頻率來傳輸數(shù)據(jù)。

可選的，所述通過所述時鐘信號將所述第一接口的傳輸頻率設(shè)置在至少兩個不同的頻點上進行跳動，具體包括：通過所述時鐘信號將所述傳輸頻率設(shè)置在所述至少兩個不同的頻點上進行跳動，其中，所述跳動的頻率的取值范圍為1us/次-100us/次。

可選的，所述變化的頻率中的任何一個傳輸頻率所屬的頻點與所述第一頻點為非倍頻關(guān)系。

本申請一實施例提供了一種電子設(shè)備，所述電子設(shè)備具有第一接口，所述電子設(shè)備能夠經(jīng)由所述第一接口發(fā)送和接收數(shù)據(jù)，所述電子設(shè)備還包括用于發(fā)送通信數(shù)據(jù)交互的射頻模塊，所述電子設(shè)備包括：電路板；處理芯片，設(shè)置于所述電路板上，用于在通過所述射頻模塊傳輸數(shù)據(jù)的過程中，獲取所述射頻模塊傳輸數(shù)據(jù)的第一傳輸頻率，其中，所述第一傳輸頻率對應(yīng)第一頻點，再基于所述第一傳輸頻率，控制所述第一接口以變化的頻率來傳輸數(shù)據(jù)，其中，所述變化的頻率中的至少一個傳輸頻率對應(yīng)第二頻點，所述第二頻點與所述第一頻點為非倍頻關(guān)系。

可選的，所述處理芯片包括頻率控制單元，用于基于所述第一傳輸頻率，通過時鐘信號控制所述第一接口以變化的頻率來傳輸數(shù)據(jù)。

可選的，所述頻率控制單元，具體用于通過所述時鐘信號將所述第一接口的傳輸頻率設(shè)置在至少兩個不同的頻點上進行跳動，控制所述第一接口以變化的頻率來傳輸數(shù)據(jù)。

可選的，所述頻率控制單元，還用于通過所述時鐘信號將所述傳輸頻率設(shè)置在所述至少兩個不同的頻點上進行跳動，其中，所述跳動的頻率的取值范圍為1us/次-100us/次。

可選的，所述變化的頻率中的任何一個傳輸頻率所屬的頻點與所述第一頻點為非倍頻關(guān)系。

本申請實施例中提供的一個或多個技術(shù)方案，至少具有如下技術(shù)效果或優(yōu)點：