[發(fā)明專利]基于并行流水線網(wǎng)絡(luò)數(shù)據(jù)處理裝置及方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201310662519.1
• 申請(qǐng)日: 2013-12-09
• 公開（公告）號(hào): CN103678235A
• 公開（公告）日: 2014-03-26
• 發(fā)明（設(shè)計(jì)）人: 袁寶弟;王永忠;陸翰;金睿
• 申請(qǐng)（專利權(quán)）人: 無(wú)錫市同威科技有限公司
• 主分類號(hào): G06F13/40
• 分類號(hào): G06F13/40
• 代理公司: 無(wú)錫市大為專利商標(biāo)事務(wù)所 32104
• 代理人: 殷紅梅

技術(shù)領(lǐng)域

本發(fā)明涉及一種數(shù)據(jù)處理裝置及方法，尤其是一種基于并行流水線網(wǎng)絡(luò)數(shù)據(jù)處理裝置及方法，屬于網(wǎng)絡(luò)數(shù)據(jù)處理的技術(shù)領(lǐng)域。

背景技術(shù)

并行傳輸是指多位數(shù)據(jù)同時(shí)通過并行線進(jìn)行傳送，能夠大大提高數(shù)據(jù)傳輸?shù)乃俣取Ａ魉€是指在程序執(zhí)行時(shí)多條指令重疊進(jìn)行操作的一種準(zhǔn)并行處理實(shí)現(xiàn)技術(shù)。如何在處理網(wǎng)絡(luò)數(shù)據(jù)時(shí)實(shí)現(xiàn)并行流水線技術(shù)是目前的一個(gè)難題。

發(fā)明內(nèi)容

本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種基于并行流水線網(wǎng)絡(luò)數(shù)據(jù)處理裝置及方法，其結(jié)構(gòu)緊湊，能實(shí)現(xiàn)并行流水線的網(wǎng)絡(luò)數(shù)據(jù)處理，提高數(shù)據(jù)處理的速度，適應(yīng)范圍廣，安全可靠。

按照本發(fā)明提供的技術(shù)方案，所述基于并行流水線網(wǎng)絡(luò)數(shù)據(jù)處理裝置，包括?PCIE?X8總線接口，所述PCIE?X8總線接口通過緩存模塊與仲裁模塊連接，所述仲裁模塊通過存儲(chǔ)裝置與發(fā)送接收裝置連接，所述發(fā)送接收裝置與網(wǎng)口收發(fā)數(shù)據(jù)裝置連接，所述存儲(chǔ)裝置包括至少兩個(gè)存儲(chǔ)模塊，發(fā)送接收裝置內(nèi)包括與存儲(chǔ)裝置內(nèi)存儲(chǔ)模塊數(shù)量對(duì)應(yīng)一致的發(fā)送接收模塊，網(wǎng)口收發(fā)數(shù)據(jù)裝置內(nèi)包括與存儲(chǔ)模塊數(shù)量對(duì)應(yīng)一致的網(wǎng)口收發(fā)數(shù)據(jù)模塊；存儲(chǔ)裝置內(nèi)的存儲(chǔ)模塊與發(fā)送接收裝置內(nèi)的發(fā)送接收模塊一一對(duì)應(yīng)連接，且存儲(chǔ)模塊通過發(fā)送接收模塊與網(wǎng)口收發(fā)數(shù)據(jù)模塊一一對(duì)應(yīng)連接；

PCIE?X8總線接口將接收到的發(fā)送數(shù)據(jù)存入緩存模塊內(nèi)，當(dāng)仲裁模塊檢測(cè)到緩存模塊有發(fā)送數(shù)據(jù)時(shí)，對(duì)緩存模塊內(nèi)發(fā)送數(shù)據(jù)的數(shù)據(jù)頭進(jìn)行解析，當(dāng)發(fā)送數(shù)據(jù)全部存入緩存模塊內(nèi)后，仲裁模塊根據(jù)發(fā)送數(shù)據(jù)的數(shù)據(jù)頭選擇對(duì)應(yīng)的網(wǎng)口收發(fā)數(shù)據(jù)模塊進(jìn)行數(shù)據(jù)發(fā)送；當(dāng)網(wǎng)口收發(fā)數(shù)據(jù)模塊檢測(cè)到網(wǎng)絡(luò)反饋數(shù)據(jù)時(shí)，發(fā)送接收模塊統(tǒng)計(jì)網(wǎng)絡(luò)反饋數(shù)據(jù)的數(shù)據(jù)包個(gè)數(shù)及字節(jié)數(shù)，并將網(wǎng)絡(luò)反饋數(shù)據(jù)連同統(tǒng)計(jì)的數(shù)據(jù)包個(gè)數(shù)及字節(jié)數(shù)均存入與所述發(fā)送接收模塊連接的存儲(chǔ)模塊內(nèi)；仲裁模塊讀取存儲(chǔ)模塊內(nèi)存儲(chǔ)的數(shù)據(jù)并添加所需的數(shù)據(jù)頭以形成網(wǎng)絡(luò)反饋接收數(shù)據(jù)，并將所述網(wǎng)絡(luò)反饋接收數(shù)據(jù)存入緩存模塊內(nèi)，以供PCIE?X8總線接口讀取。

所述仲裁模塊對(duì)網(wǎng)口收發(fā)數(shù)據(jù)裝置內(nèi)的網(wǎng)口收發(fā)數(shù)據(jù)模塊進(jìn)行編號(hào)，仲裁模塊添加的數(shù)據(jù)頭包括與存儲(chǔ)模塊連接網(wǎng)口收發(fā)數(shù)據(jù)模塊的編號(hào)、網(wǎng)絡(luò)反饋數(shù)據(jù)的數(shù)據(jù)包個(gè)數(shù)及字節(jié)數(shù)。

所述PCIE?X8總線接口與上位機(jī)連接，上位機(jī)通過PCIE?X8總線接口讀取緩存模塊內(nèi)的網(wǎng)絡(luò)反饋接收數(shù)據(jù)，并能夠向PCIE?X8總線接口傳輸所需的發(fā)送數(shù)據(jù)。

一種基于并行流水線網(wǎng)絡(luò)數(shù)據(jù)處理方法，所述網(wǎng)絡(luò)數(shù)據(jù)處理方法包括如下步驟：

a、通過PCIE?X8總線接口接收發(fā)送數(shù)據(jù)，并將所述發(fā)送數(shù)據(jù)存入緩存模塊內(nèi)；

b、仲裁模塊對(duì)緩存模塊進(jìn)行實(shí)時(shí)檢測(cè)，當(dāng)緩存模塊內(nèi)有數(shù)據(jù)時(shí)，仲裁模塊對(duì)緩存模塊內(nèi)發(fā)送數(shù)據(jù)的數(shù)據(jù)頭進(jìn)行解析；仲裁模塊根據(jù)發(fā)送數(shù)據(jù)的數(shù)據(jù)頭判斷發(fā)送數(shù)據(jù)是否完全進(jìn)入緩存模塊，當(dāng)發(fā)送數(shù)據(jù)完全進(jìn)入緩存模塊內(nèi)后，仲裁模塊根據(jù)發(fā)送數(shù)據(jù)的數(shù)據(jù)頭將發(fā)送數(shù)據(jù)存入相應(yīng)的存儲(chǔ)模塊內(nèi)；

c、與存儲(chǔ)模塊連接的發(fā)送接收模塊檢測(cè)到發(fā)送數(shù)據(jù)后，發(fā)送接收模塊將發(fā)送數(shù)據(jù)通過網(wǎng)口收發(fā)數(shù)據(jù)模塊將發(fā)送數(shù)據(jù)向外發(fā)送；

d、通過網(wǎng)口收發(fā)數(shù)據(jù)模塊接收網(wǎng)絡(luò)反饋數(shù)據(jù)，發(fā)送接收模塊對(duì)網(wǎng)絡(luò)反饋數(shù)據(jù)的數(shù)據(jù)包個(gè)數(shù)、字節(jié)數(shù)進(jìn)行統(tǒng)計(jì)，并將網(wǎng)絡(luò)反饋數(shù)據(jù)連同統(tǒng)計(jì)的數(shù)據(jù)包個(gè)數(shù)、字節(jié)數(shù)均存入存儲(chǔ)模塊內(nèi)；

e、仲裁模塊讀取存儲(chǔ)模塊內(nèi)的網(wǎng)絡(luò)反饋數(shù)據(jù)、數(shù)據(jù)包個(gè)數(shù)、字節(jié)數(shù)，并根據(jù)與存儲(chǔ)模塊連接的網(wǎng)口收發(fā)數(shù)據(jù)模塊的編號(hào)對(duì)網(wǎng)絡(luò)反饋數(shù)據(jù)添加數(shù)據(jù)頭，以形成網(wǎng)絡(luò)反饋接收數(shù)據(jù)；

f、仲裁模塊將網(wǎng)絡(luò)反饋接收數(shù)據(jù)存入緩存模塊內(nèi)，以供PCIE?X8總線接口讀取所述網(wǎng)絡(luò)反饋接收數(shù)據(jù)。

當(dāng)有多個(gè)存儲(chǔ)模塊內(nèi)均有網(wǎng)絡(luò)反饋數(shù)據(jù)時(shí)，仲裁模塊根據(jù)網(wǎng)口收發(fā)數(shù)據(jù)模塊編號(hào)的順序進(jìn)行依次讀取。

所述步驟b中，仲裁模塊對(duì)發(fā)送數(shù)據(jù)的數(shù)據(jù)頭進(jìn)行解析得到發(fā)送數(shù)據(jù)的數(shù)據(jù)包個(gè)數(shù)、字節(jié)數(shù)以及向外發(fā)送的網(wǎng)口收發(fā)數(shù)據(jù)模塊的編號(hào)。

本發(fā)明的優(yōu)點(diǎn)：通過PCIE?X8總線接口來接收發(fā)送數(shù)據(jù)，仲裁模塊對(duì)發(fā)送數(shù)據(jù)進(jìn)行接收、判斷及解析，并通過對(duì)應(yīng)的網(wǎng)口收發(fā)數(shù)據(jù)模塊進(jìn)行發(fā)送，仲裁模塊對(duì)網(wǎng)口收發(fā)數(shù)據(jù)模塊接收的網(wǎng)絡(luò)反饋數(shù)據(jù)添加數(shù)據(jù)頭形成網(wǎng)絡(luò)反饋接收數(shù)據(jù)，將網(wǎng)絡(luò)反饋接收數(shù)據(jù)存入緩存模塊內(nèi)，以供PCIE?X8總線接口讀取后傳輸?shù)缴衔粰C(jī)，其結(jié)構(gòu)緊湊，能實(shí)現(xiàn)并行流水線的網(wǎng)絡(luò)數(shù)據(jù)處理，提高數(shù)據(jù)處理的速度，適應(yīng)范圍廣，安全可靠。

附圖說明

圖1為本發(fā)明的結(jié)構(gòu)框圖。

圖2為本發(fā)明仲裁模塊將發(fā)送數(shù)據(jù)存入存儲(chǔ)裝置的流程圖。

圖3為本發(fā)明第一網(wǎng)口收發(fā)數(shù)據(jù)模塊進(jìn)行數(shù)據(jù)發(fā)送的流程圖。