[發明專利]InGaN/GaN超晶格緩沖層結構、制備方法及含該結構的LED芯片

有效

• 申請號: 201310662500.7
• 申請日: 2013-12-09
• 公開（公告）號: CN103633214B
• 公開（公告）日: 2017-01-11
• 發明（設計）人: 馬歡
• 申請（專利權）人: 湘能華磊光電股份有限公司
• 主分類號: H01L33/12
• 分類號: H01L33/12;H01L33/06;H01L33/00
• 代理公司: 長沙智嶸專利代理事務所43211
• 代理人: 黃子平

技術領域

本發明涉及多量子阱特別地，涉及一種InGaN/GaN超晶格緩沖層及其制備方法。本發明的另一方面還提供了一種含有該結構的LED芯片。

背景技術

現有LED芯片多為在淺量子阱層上直接生長多量子阱(MQW)層，MQW層中包括依次疊置的阱層和壘層，但由于LED芯片自襯底開始在襯底上生長了多層，每層生長過程中都會與前一層產生應力，造成生長的淺量子阱層應力較大，如果直接在淺量子阱層上生長MQW層，會形成MQW有源區的熱應力失配和晶體質量降低，增大了在MQW層上延伸生長的V型缺陷數量，增加了電子泄露，不利于電流在MQW層中的均勻擴展，增大電流擁擠現象，這些不利因素最終影響了有效電子和空穴的輻射復合，從而降低LED芯片的發光效率。

發明內容

本發明目的在于提供一種InGaN/GaN超晶格緩沖層、制備方法及含該結構的LED芯片，以解決現有技術中LED芯片發光效率低、LED芯片中MQW層應力過大，MQW層中晶體缺陷多的技術問題。

為實現上述目的，根據本發明的一個方面，提供了一種InGaN/GaN超晶格緩沖層結構，包括淺量子阱層和MQW層，包括設置于淺量子阱層和MQW層之間的超晶格緩沖層；超晶格緩沖層包括多個依次疊置的緩沖層單元，其中，每個緩沖層單元包括：InGaN層以及多個摻雜層；摻雜層包括依次疊置的uGaN層和nGaN層，并設置在InGaN層上。

進一步地，緩沖層單元為6～20個；摻雜層為2～5個。

進一步地，InGaN層厚度為0.5～3nm；uGaN層與nGaN層的厚度比為1：1～3。

進一步地，uGaN層的厚度為0.5～2nm，nGaN層的厚度為0.5～2nm。

根據本發明的另一方面還提供了一種上述InGaN/GaN超晶格緩沖層結構的制備方法，其特征在于，包括以下步驟：

S1：在淺量子阱層上生長InGaN層；

S2：在InGaN層上生長多層摻雜層；

S3：在摻雜層上生長InGaN層；

重復多次S2～S3步驟得到多個緩沖層單元，在緩沖層單元上生長MQW層。

進一步地，InGaN層的生長溫度高于MQW層中的阱層的生長溫度20～80℃，摻雜層生長溫度與MQW層中壘層的生長溫度相同。

進一步地，InGaN層生長溫度高于MQW層中的阱層的生長溫度30～60℃。

根據本發明的另一方面還提供了一種LED芯片，包括襯底和依次形成于襯底上的N型GaN層、淺量子阱層、MQW層、P型GaN層，淺量子阱層和MQW層之間進一步設置有上述的超晶格緩沖層。

進一步地，還包括依次疊置于襯底和N型GaN層之間的第一GaN緩沖層、第一uGaN層和第二uGaN層；還包括依次疊置于N型GaN層與淺量子阱層之間的電子阻擋層和N型摻雜GaN層。

進一步地，還包括依次疊置于MQW層與P型GaN層之間的第一摻雜P型GaN層；還包括依次形成于P型GaN層上的第二摻雜P型GaN層和P型接觸層。

本發明具有以下有益效果：

本發明提供的InGaN/GaN超晶格緩沖層結構能提高具有該結構的LED芯片有源區晶體質量，降低有源區晶格失配和熱應力失配，有效減少電子泄露，增加載流子與空穴的復合效率，提高器件的發光效率。

除了上面所描述的目的、特征和優點之外，本發明還有其它的目的、特征和優點。下面將參照圖，對本發明作進一步詳細的說明。

附圖說明

構成本申請的一部分的附圖用來提供對本發明的進一步理解，本發明的示意性實施例及其說明用于解釋本發明，并不構成對本發明的不當限定。在附圖中：

圖1是本發明優選實施例的結構示意圖；

圖2是本發明優選另一實施例的結構示意圖；

圖3是本發明優選另一實施例的結構示意圖；以及

圖4是本發明優選實施例和對比例的亮度(LOP)-芯粒個數曲線圖。

圖例說明：

1、襯底；2、第一GaN緩沖層；3、第一uGaN層；4、第二uGaN層；5、N型GaN層；6、電子阻擋層；7、N型摻雜GaN層；8、淺量子阱層；9、InGaN層；10、uGaN層；11、nGaN層；12、MQW層；13、第一摻雜P型GaN層；14、P型GaN層；15、第二摻雜P型GaN層；16、P型接觸層；110、超晶格緩沖層。

具體實施方式

以下結合附圖對本發明的實施例進行詳細說明，但是本發明可以由權利要求限定和覆蓋的多種不同方式實施。