[發明專利]存儲器線路結構以及其半導體線路制作工藝

在審

• 申請號: 201310659227.2
• 申請日: 2013-12-06
• 公開（公告）號: CN104658980A
• 公開（公告）日: 2015-05-27
• 發明（設計）人: 王子嵩;吳家銘
• 申請（專利權）人: 力晶科技股份有限公司
• 主分類號: H01L21/8247
• 分類號: H01L21/8247;H01L27/115
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

1.一種用以形成特定圖形特征的半導體制作工藝，其包含下列步驟：

依序在一基底上形成一目標層以及多個等間隔排列的內核體，該些內核體具有一相同寬度；

在該目標層與該些內核體上共形地形成一間隙壁材料層，如此該間隙壁材料層形成有多個溝槽，各該溝槽位于兩相鄰的內核體之間；

在該間隙壁材料層上形成一第一光致抗蝕劑，其中該第一光致抗蝕劑涵蓋一預定區域，該預定區域涵蓋至少兩個該些內核體以及至少一該溝槽；

以該第一光致抗蝕劑為掩模進行一第一蝕刻制作工藝去除該預定區域以外部分的該間隙壁材料層，以裸露出位于該預定區域以外的該些內核體；

去除該些裸露的內核體以裸露出其下方的該目標層；

在該預定區域內的該間隙壁材質層上形成一第二光致抗蝕劑，該第二光致抗蝕劑至少涵蓋該預定區域中所有的該溝槽；以及

以剩余的該間隙壁材質層以及該第二光致抗蝕劑為掩模進行一第二蝕刻制作工藝，以圖形化該目標層。

2.如權利要求1所述的用以形成特定圖形特征的半導體制作工藝，另包含在形成該第一光致抗蝕劑前在該間隙壁材質層上形成一平坦層。

3.如權利要求2所述的用以形成特定圖形特征的半導體制作工藝，其中該第一蝕刻制作工藝為一各向異性蝕刻制作工藝，其會移除該預定區域以外的部分該平坦層。

4.如權利要求3所述的用以形成特定圖形特征的半導體制作工藝，其中該去除該些裸露的內核體的步驟包含去除該第一光致抗蝕劑以及剩余的該平坦層。

5.如權利要求2所述的用以形成特定圖形特征的半導體制作工藝，該平坦層包含抗反射層。

6.如權利要求1所述的用以形成特定圖形特征的半導體制作工藝，其中該些內核體之間的等間距為該些內核體的寬度的三倍。

7.如權利要求1所述的用以形成特定圖形特征的半導體制作工藝，其中該間隙壁材質層具有一致的厚度，且該厚度對應到所欲形成的字符線或位線的寬度。

8.如權利要求1所述的用以形成特定圖形特征的半導體制作工藝，其中該預定區域對應到所欲形成的選擇柵。

9.如權利要求1所述的用以形成特定圖形特征的半導體制作工藝，其中該特定圖形特征為多條字符線或位線以及一選擇柵圖形。

10.如權利要求1所述的用以形成特定圖形特征的半導體制作工藝，其中該第二蝕刻制作工藝為一各向異性蝕刻制作工藝，其會去除該預定區域外、各該溝槽下方的該間隙壁材質層，使得該預定區域外的該間隙壁材質層變為多個等寬且等間隔的間隙體。

11.一種存儲器線路結構，包含：

基底；

多條間隔排列的字符線，設置在該基底上且彼此間隔一間距，其中該字符線的寬度為F；以及

選擇柵，設置在該些字符線旁，其中該選擇柵的寬度為(7+4n)F，n為大于等于1的正整數。

12.如權利要求11所述的存儲器線路結構，其中該選擇柵與該字符線相隔(2n-1)F的間距。