[發明專利]半導體結構的形成方法

有效

• 申請號: 201310657174.0
• 申請日: 2013-12-06
• 公開（公告）號: CN104425366B
• 公開（公告）日: 2017-12-29
• 發明（設計）人: 王新鵬;潘晶;王琪;寧先捷
• 申請（專利權）人: 中芯國際集成電路制造(北京)有限公司;中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/265
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 駱蘇華

1.一種半導體結構的形成方法，其特征在于，包括：

提供半導體襯底，所述半導體襯底包括第一區域和第二區域；

在所述半導體襯底表面形成位于第一區域表面的柵介質材料層、位于部分第二區域表面的浮柵介質層、位于浮柵介質層表面的浮柵以及位于所述浮柵表面的控制柵介質層，所述控制柵介質層的表面高于柵介質材料層的表面；

在所述半導體襯底表面形成柵極材料層，所述柵極材料層覆蓋柵介質材料層的表面、浮柵介質層和浮柵的側壁以及控制柵介質層的表面，控制柵介質層頂部的柵極材料層的表面高于第一區域上的柵極材料層的表面；

在所述柵極材料層表面形成第一填充材料層和位于所述第一填充材料層表面的第一圖形化掩膜層，所述第一填充材料層表面齊平并且覆蓋所述柵極材料層，所述第一圖形化掩膜層覆蓋第二區域上的第一填充材料層和部分第一區域上的第一填充材料層；

以所述第一圖形化掩膜層為掩膜，刻蝕第一區域上的部分第一填充材料層、柵極材料層、柵介質材料層，在半導體襯底的第一區域表面形成柵介質層和位于所述柵介質層表面的柵極；

去除所述第一填充材料層和第一圖形化掩膜層后，刻蝕第二區域上的柵極材料層，形成位于控制柵介質層表面的控制柵；

還包括：在所述柵介質層和柵極的側壁表面以及浮柵介質層、浮柵、控制柵介質層和控制柵的側壁表面形成第一側墻；以所述第一側墻和柵極為掩膜，對柵極兩側的半導體襯底的第一區域進行第一輕摻雜離子注入，形成第一輕摻雜區；在所述第一側墻表面形成第二側墻，以所述控制柵、第一側墻和第二側墻為掩膜，對控制柵兩側的半導體襯底的第二區域進行第二輕摻雜離子注入，形成第二輕摻雜區；在所述第二側墻表面形成第三側墻，以所述柵極、第一側墻、第二側墻和第三側墻為掩膜，對柵極兩側的半導體襯底的第一區域進行第一重摻雜離子注入，形成第一源/漏極；在所述第三側墻表面形成第四側墻，以所述控制柵、第一側墻、第二側墻、第三側墻和第四側墻為掩膜，對控制柵兩側的半導體襯底的第二區域進行第二重摻雜離子注入，形成第二源/漏極。

2.根據權利要求1所述的半導體結構的形成方法，其特征在于，還包括：形成所述柵極之后，對所述柵極表面進行氧化處理，形成柵極氧化層。

3.根據權利要求2所述的半導體結構的形成方法，其特征在于，所述柵極氧化層的厚度為

4.根據權利要求1所述的半導體結構的形成方法，其特征在于，還包括：形成所述控制柵之后，對所述控制柵表面進行氧化處理，形成控制柵氧化層。

5.根據權利要求4所述的半導體結構的形成方法，其特征在于，所述控制柵氧化層的厚度為

6.根據權利要求1所述的半導體結構的形成方法，其特征在于，形成所述控制柵的方法包括：在所述半導體襯底表面形成第二填充材料層和位于所述第二填充材料層表面的第二圖形化掩膜層，所述第二填充材料層表面齊平并且覆蓋所述第一區域上的柵極和第二區域上的柵極材料層，所述第二圖形化掩膜層覆蓋第一區域上的第二填充材料層和部分第二區域上的第二填充材料層；以所述第二圖形化掩膜層為掩膜，刻蝕第二區域上的部分第二填充材料層和柵極材料層，形成位于浮柵介質層表面的控制柵。

7.根據權利要求1所述的半導體結構的形成方法，其特征在于，所述第一側墻的材料為氮化硅，厚度為

8.根據權利要求7所述的半導體結構的形成方法，其特征在于，所述第二側墻的材料為氧化硅，厚度為

9.根據權利要求8所述的半導體結構的形成方法，其特征在于，所述第三側墻的材料為氮化硅，厚度為

10.根據權利要求9所述的半導體結構的形成方法，其特征在于，所述第四側墻的材料為氧化硅，厚度為

11.根據權利要求1所述的半導體結構的形成方法，其特征在于，所述第一輕摻雜離子注入的類型為N型離子，包括P、As或Sb中的一種或幾種，注入能量為3Kev～30Kev，濃度為1E3atom/cm³～9E4atom/cm³。

12.根據權利要求1所述的半導體結構的形成方法，其特征在于，所述第二輕摻雜離子注入的類型為P型離子，包括B、Ga或In中的一種或幾種，注入能量為3Kev～30Kev，濃度為1E3atom/cm³～9E4atom/cm³。

13.根據權利要求1所述的半導體結構的形成方法，其特征在于，所述柵極材料層的材料為多晶硅。