[發(fā)明專利]半導體裝置及用于制作半導體裝置的方法

有效

• 申請?zhí)枺?/td>: 201310656157.5
• 申請日: 2013-12-06
• 公開（公告）號: CN103855129B
• 公開（公告）日: 2018-04-24
• 發(fā)明（設計）人: 凱文·萊恩;庫爾特·P·瓦赫特勒
• 申請（專利權）人: 德州儀器公司
• 主分類號: H01L23/528
• 分類號: H01L23/528;H01L23/522;H01L21/768;H01L23/488;H01L21/60
• 代理公司: 北京律盟知識產權代理有限責任公司11287
• 代理人: 林斯凱

技術領域

本發(fā)明一股來說涉及半導體裝置及工藝的領域，且更明確地說，涉及用于以分裂架構來垂直堆疊芯片的兩個半導體中介層的使用。

背景技術

由于集成電路的發(fā)明，因此電路發(fā)展的過程是沿著將越來越多的電子功能組合到單個芯片上的電路布局中的方向。眾所周知的實例是單個芯片上的邏輯及存儲器功能的組合。所述功能由例如電阻器、電容器、二極管及晶體管的電組件建構，所述電組件又通過芯片上的布局而實現(xiàn)。通過比較現(xiàn)代芯片的布局將明了：針對一些布局的組件的制作需要比針對其它布局的組件的制作高的數(shù)目個工藝步驟。

芯片上的越來越多的功能的持續(xù)趨勢加劇了制作步驟的數(shù)目的差異，從而導致較高電路復雜性及較大芯片大小、與組件的小型化的持續(xù)市場壓力組合、導致縮小的特征大小。由于市場進一步強烈地鼓勵具有減小的成本及增加的可靠性的產品，因此半導體工業(yè)在過去幾年中致力于通過使用分離線特性(例如技術節(jié)點或者工藝步驟或光掩模步驟的數(shù)目)而將具有復雜電路的單個大芯片分成具有緊密相關特征的電路的多個芯片。作為實例，芯片可依照技術節(jié)點28nm對20nm或用于單芯片系統(tǒng)的建筑分裂而分離成邏輯(舉例來說，無線局域網(wǎng)絡芯片)及存儲器(舉例來說，快閃存儲器芯片)。由于快閃存儲器需要幾個額外光掩模，因此將成本增加局限于僅存儲器部分是較經(jīng)濟的。

在決定將過度復雜的芯片分成若干個較經(jīng)濟的芯片之后，不得不發(fā)展用于將芯片組裝成單個封裝的策略。舉例來說，繼續(xù)單芯片系統(tǒng)的建筑分裂的以上實例，所述裝置可是經(jīng)封裝芯片堆疊，其中無線局域網(wǎng)絡芯片放置為所述堆疊的下部芯片，且快閃存儲器芯片作為上部芯片；所述下部芯片借助到外部部分的連接而附接到封裝襯底。電線接合將上部芯片互連到下部芯片且將下部芯片互連到襯底；不得不考慮由所述電線造成的不可避免的IR下降。如果產品將試圖通過形成穿過底部芯片的金屬填充的通孔(所謂的TSV，穿硅通孔)而避免使用接合電線，那么將仍存在關于以下各項的問題：到上部芯片的供應連接，以及連接的充分數(shù)目及從上部芯片到襯底的充分熱耗散路徑。另外，穿過集成電路芯片的TSV添加顯著成本且不得不克服關于硅與TSV中的金屬之間的不同熱膨脹系數(shù)(CTE)的問題。

最近已提出通過按單元構建堆疊裝置來避免集成電路芯片中的TSV的建議，其中每一芯片倒裝連接于具有TSV的個別硅中介層上。為集成積木式部件，中介層具有比芯片大的區(qū)，使得其所述芯片區(qū)上方形成突出部分；然后，金屬柱可提供中介層之間及從中介層到襯底的互連。

發(fā)明內容

申請人在市場分析中認識到：只要具有與基于分裂芯片架構的單芯片系統(tǒng)(SOC)有聯(lián)系的工業(yè)標準高帶寬存儲器芯片的半導體裝置(在市場需要時)節(jié)省有效面積且是劃算的，所述裝置便具有眾多產品應用。通過研究分裂芯片架構的實例，可依照20nm技術的規(guī)范制作較高性能的第一子芯片，而可依照28nm技術的規(guī)范制作較低性能的第二子芯片。借助穿硅通孔(TSV)技術來組裝子芯片與存儲器芯片的方法將需要在SOC的子芯片中形成TSV，使得子芯片可堆疊于在頂部上具有存儲器芯片的襯底上。申請人發(fā)現(xiàn)以任何次序的垂直組裝均可造成子芯片的供應問題(IR下降限制)及熱耗散問題。

申請人進一步發(fā)現(xiàn)采用標準硅中介層來并排組裝分裂SOC架構的芯片及將中介層附接到襯底的另一方法將僅將寬帶寬連接提供到兩個SOC芯片中的一者，而不將寬I/O連接提供到另一芯片。用于將寬I/O存儲器連接到第二芯片的標準中介層的信號路徑將變得過長。此外，所述組裝將是非對稱的且產生存儲器芯片到一側的突出部分，從而造成總體裝置的大小增加，導致不平衡應力及可靠性問題。

申請人在其發(fā)現(xiàn)利用彼此上下堆疊的具有穿硅通孔(TSV)的兩個硅中介層的3D中介層概念時，解決了將標準存儲器垂直堆疊到分裂架構的兩個芯片的問題。頂部中介層連接到存儲器芯片，而底部中介層包含到分裂架構的兩個芯片的短且優(yōu)選地對稱的信號路徑。兩個芯片均附接到所述底部中介層且不需要TSV；所述底部中介層又附接到襯底。