[發明專利]內存訪問方法和內存訪問裝置

在審

• 申請號: 201310654956.9
• 申請日: 2013-12-05
• 公開（公告）號: CN104699638A
• 公開（公告）日: 2015-06-10
• 發明（設計）人: 陳少杰;趙俊峰;羅日新;張福文
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 劉芳

技術領域

本發明實施例涉及通信技術，尤其涉及一種內存訪問方法和內存訪問裝置。

背景技術

隨著計算機科技技術的不斷發展，在信息產業的發展過程中，多個CPU可以訪問同一個內存。

在現有技術中，通過并行總線的方式實現CPU對內存的訪問，該并行總線包括數據總線，命令總線和地址總線。在多個CPU同時訪問一個內存或是訪問多個內存時，為了避免產生沖突，可以分時的在總線上發送訪問信息。

然而，現有技術無法實現多個CPU在同一時刻對同一片內存的訪問，其中，該同一片內存為使用同一總線與CPU連接的內存。

發明內容

本發明實施例提供一種內存訪問方法和內存訪問裝置，用以解決多個CPU無法在同一時刻對同一片內存的訪問。

第一個方面，本發明實施例提供一種內存訪問方法，包括：

確定CPU訪問內存的信息；

采用第一頻率向所述內存發送訪問信息，所述訪問信息為訪問所述內存的信息，所述第一頻率與同一時刻其他CPU發送訪問信息的頻率不同。

在第一種可能的實現方式中，所述確定CPU訪問內存的信息之前，還包括：

所述內存控制器接收所述CPU發送的所述訪問信息，所述訪問信息攜帶內存標識和通道標識，所述通道標識為從所述CPU到所述內存控制器之間通道的標識，所述內存標識為所述CPU訪問內存的標識；

所述確定CPU訪問內存的信息，包括：

所述內存控制器根據所述訪問內存的信息，獲取內存標識和通道標識；

所述采用第一頻率向所述內存發送訪問信息，包括：

所述內存控制器根據所述內存標識和所述通道標識，確定發送所述訪問信息的所述第一頻率；

所述內存控制器采用所述第一頻率向所述內存標識所指示的內存發送所述訪問信息。

結合第一個方面或是第一個方面的第一種可能的實現方式，在第二種可能的實現方式中，所述采用第一頻率向所述內存發送訪問信息，還包括：

所述內存控制器根據所述第一頻率，將特征向量段增加在所述訪問信息的前段，所述特征向量用以標識所述訪問信息訪問內存的地址信息。

在第一種可能的實現方式中，所述確定CPU訪問內存的信息，包括：

所述CPU確定自身訪問內存的信息；

所述采用第一頻率向所述內存發送訪問信息，包括：

所述CPU采用第一頻率向所述內存發送所述訪問信息，所述第一頻率與同一時刻其他CPU發送訪問信息的頻率不同。

第二個方面，本發明實施例提供一種內存訪問裝置，包括：

處理模塊，用于確定CPU訪問內存的信息；

發送模塊，用于采用第一頻率向所述內存發送訪問信息，所述訪問信息為訪問所述內存的信息，所述第一頻率與同一時刻其他CPU發送訪問信息的頻率不同。

在第一種可能的實現方式中，還包括：接收模塊；

所述接收模塊，用于接收所述CPU發送的所述訪問信息，所述訪問信息攜帶內存標識和通道標識，所述通道標識為從所述CPU到所述內存控制器之間通道的標識，所述內存標識為所述CPU訪問內存的標識；

所述處理模塊，還用于根據所述訪問內存的信息，獲取內存標識和通道標識；根據所述內存標識和所述通道標識，確定發送所述訪問信息的所述第一頻率；

所述發送模塊，具體用于采用所述第一頻率向所述內存標識所指示的內存發送所述訪問信息。

結合第一個方面或是第一個方面的第一種可能的實現方式，在第二種可能的實現方式中，所述處理模塊，還用于根據所述第一頻率，將特征向量段增加在所述訪問信息的前段，所述特征向量用以標識所述訪問信息訪問內存的地址信息。

本發明實施例提供的內存訪問方法和內存訪問裝置，通過確定CPU訪問內存的信息，接著，采用第一頻率向內存發送訪問信息，其中，訪問信息為訪問內存的信息，第一頻率與其他CPU發送訪問信息的頻率不同，實現了對CPU到內存之間共享信道的頻分復用，從而實現了CPU在同一時刻對多個內存的訪問。

附圖說明

為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。

圖1為本發明實施例的一種內存訪問方法的流程圖；

圖2為本發明實施例的另一種內存訪問方法的流程圖；