[發(fā)明專利]一種實現(xiàn)片上輸入輸出50歐姆匹配的低噪聲放大器

無效

• 申請?zhí)枺?/td>: 201310648430.X
• 申請日: 2013-12-03
• 公開（公告）號: CN103633946A
• 公開（公告）日: 2014-03-12
• 發(fā)明（設計）人: 秦國軒;楊來春;閆月星
• 申請（專利權(quán)）人: 天津大學
• 主分類號: H03F1/26
• 分類號: H03F1/26
• 代理公司: 天津市北洋有限責任專利代理事務所 12201
• 代理人: 李麗萍

技術領域

本發(fā)明涉及一種射頻低噪聲放大器，特別是涉及一種實現(xiàn)片上輸入輸出50歐姆匹配的2.4GHz低噪聲放大器。

背景技術

隨著大規(guī)模以及差大規(guī)模混合信號集成電路技術的快速發(fā)展，集成了各種功能的便攜式設備給我們的生活帶來了極大的方便，如手機，藍牙，無限網(wǎng)絡等。低噪聲放大器是這些射頻設備接收器中最重要而且是必不可少的模塊。低噪聲放大器用來放大從天線接收到的微弱信號（-140dBm—40dBm即0.03mV到3mV數(shù)量級的電壓）并且引入盡可能小的自身噪聲。由于受到復雜通信環(huán)境的影響，射頻信號在被天線接手之前往往會被多徑衰減。所以一個性能良好的低噪聲放大器對于射頻接收機來講是至關重要的。射頻接收機的性能要求十分嚴格，不僅需要好的靈敏度而且需要優(yōu)秀的噪聲系數(shù)。圖1為典型的射頻接收機鏈路的框圖，如圖所示低噪聲放大器處在射頻接收機的前端，其噪聲性能決定了整個接收機的噪聲性能。對于一個性能良好的低噪聲放大器的基本設計要求為足夠低的噪聲系數(shù)，較高的功率增益以降低后級電路噪聲性能對整個射頻接收機的影響，具有良好的穩(wěn)定性和大的動態(tài)范圍，以及較低的功耗。上面提到的各項指標是相互制約相互關聯(lián)的，所以在設計的過程中需要對上述參量進行折衷，才能設計出性能良好的低噪聲放大器。

通過對國內(nèi)外近些年對低噪聲放大器的研究發(fā)現(xiàn)，經(jīng)典的共源共柵結(jié)構(gòu)依然是被廣為采用的低噪聲放大器的電路結(jié)構(gòu)如圖2所示。但是由于大多數(shù)的芯片設計都會采用片外無源器件實現(xiàn)的輸入輸出匹配電路來實現(xiàn)好的噪聲匹配和功率傳輸。另外隨著集成電路產(chǎn)業(yè)的飛速發(fā)展，單一芯片中集成的功能越來越多，晶體管數(shù)量也不斷增加，隨之而來的是芯片的功耗在不斷增加。盡管我們不斷降低芯片的工作電壓，不斷改進工藝，不斷使用各種方法降低芯片的功耗，但功耗仍然是當今集成電路設計中最令工程師頭痛的問題之一。在低噪聲放大器中同樣存在低功耗問題，如何實現(xiàn)低功耗設計是目前的研究熱點，特別是在功耗約束條件下實現(xiàn)最小噪聲系數(shù)和最大功率傳輸?shù)耐瑫r匹配。

發(fā)明內(nèi)容

針對上述現(xiàn)有技術，本發(fā)明提供一種實現(xiàn)片上輸入輸出50歐姆匹配的低噪聲放大器，目的是為了解決以上集成電路需要外掛器件實現(xiàn)輸入輸出匹配的問題以及電路低增益的問題。本發(fā)明采用共源共柵放大結(jié)構(gòu)在提供較低的噪聲系數(shù)的同時，實現(xiàn)了較高的增益及較大的輸出電壓擺幅。本發(fā)明基于Chrt0.18μm?RF?CMOS工藝，將所有電子元器件均集成在同一半導體襯底上，通過不斷的設計優(yōu)化，不僅實現(xiàn)了完全在片的50Ω輸入輸出匹配，而且同時實現(xiàn)了良好的噪聲匹配和功率傳輸。本發(fā)明低噪聲放大器的電路結(jié)構(gòu)具有較低的噪聲較高的增益，因此可以在射頻接收系統(tǒng)中得到良好的應用，可直接應用于GPS，藍牙，無線網(wǎng)絡等領域。

為了解決上述技術問題，本發(fā)明一種實現(xiàn)片上輸入輸出50歐姆匹配的低噪聲放大器，包括輸入匹配電路、共源共柵結(jié)構(gòu)放大電路和輸出匹配電路；所述輸入匹配電路由輸入端電感L1、MOS管M1、并聯(lián)電容C1以及與MOS管M1相連的源極電感L2組成；輸入端RFin的射頻信號通過輸入端電感L1輸入到MOS管M1的柵極，MOS管M1的源極通過源極電感L2接地，同時并聯(lián)電容C1并聯(lián)在MOS管M1的柵極和源極兩端；所述共源共柵結(jié)構(gòu)放大電路包括由MOS管M1和M2組成的共源共柵放大電路、電感L1、以及由電阻R1、電阻R2和MOS管M3組成的直流偏置電路；其中，MOS管M3和MOS管M1組成電流鏡結(jié)構(gòu)用于實現(xiàn)所述MOS管M1的電流偏置；MOS管M2的源極連接到MOS管M1的漏極，MOS管M3的柵極接到電源VDD上，MOS管M3的漏極通過電感L3連接到電源VDD上；電阻R1一端連接到電源VDD上，另一端與柵漏相接的MOS管M3的漏極相連，MOS管M3的源極接地；所述電阻R2的兩端分別與MOS管M3的柵極和電感L1的輸入端相接，從而為MOS管M1提供直流偏置；所述輸出匹配電路包括電感L3、電容C2和電容C3組成；所述電容C2和電容C3的一端共同接在MOS管M5的漏極，所述電容C2的另一端接地，所述電容C3的另一端接在電路的輸出端RFout；在電源VDD與接地之間設有旁路電容C4，以減小電源噪聲對電路噪聲性能的影響；通過所述輸入匹配電路同時實現(xiàn)噪聲匹配和功率匹配。

本發(fā)明實現(xiàn)片上輸入輸出50歐姆匹配的低噪聲放大器中，所有的有源和無源器件均用Chrt0.18um?CMOS集成電路工藝集成在同一半導體襯底上。所有的MOS管均采用1.8V深N阱器件，以減小MOS管的襯底偏置效應對電路造成的影響。

與現(xiàn)有技術相比，本發(fā)明的有益效果是：