[發明專利]采樣時間失配的校正方法

在審

• 申請號: 201310646386.9
• 申請日: 2013-12-04
• 公開（公告）號: CN103684456A
• 公開（公告）日: 2014-03-26
• 發明（設計）人: 寧寧;李靖;劉皓;楊暢;唐睿;曹英帥;吳霜毅;于奇
• 申請（專利權）人: 電子科技大學
• 主分類號: H03M1/10
• 分類號: H03M1/10
• 代理公司: 成都虹橋專利事務所(普通合伙) 51124
• 代理人: 濮云杉

技術領域

本發明涉及微電子技術中時間交織模數轉換器（ADC）的采樣時間失配的校正方法。

背景技術

數字集成電路的快速發展極大的提高了數字信號處理的速度，使得普通結構的模數轉換器無法達到數字信號處理的速度要求。因此時間交織模數轉換器（Time-interleaved?ADC，TIADC）被提出，這種將多個模數轉換器并聯的結構，使得它可以在維持每個子模數轉換器工作在較低頻率的情況下，將整體的速度提升。

一個M通道的時間交織模數轉換器的基本結構如圖1所示，每個通道包含一個采樣開關和一個子ADC，工作頻率為f_s/M，通過將每個通道采樣開關的采樣時間交錯開來，使得整個系統的工作頻率增大為f_s（工作周期T_s=1/f_s），從而提高時間交織模數轉換器的速度。

雖然增大通道數，可以極大的提升TIADC的工作速度，但是通道間的非理想因素，如采樣時間失配、增益失配、失調失配和帶寬失配等，限制了TIADC的性能，尤其是采樣時間失配由于不易檢測，使得其校正困難。

發明內容

本發明提供了一種采樣時間失配的校正方法，以消除多通道時間交織模數轉換器的采樣時間失配，以保證轉換器的性能。

本發明采樣時間失配的校正方法，包括：

a.對時間交織模數轉換器各相鄰通道的數字輸出信號求差的絕對值，并對時間交織模數轉換器各相鄰通道的數字微分輸出信號求和的絕對值，將任一通道的所述差的絕對值與所述和的絕對值求商；

b.計算各相鄰通道間的采樣時間失配：將所述差的絕對值減去所述和的絕對值與所述商的乘積；

c.對所有相鄰通道間的采樣時間失配求平均值后，通過相對誤差消除近似誤差，并將各通道間的具體采樣時間失配量化；

d.將所述的相對誤差濾波，消除統計誤差后，再調節各通道的采樣時鐘，實現采樣時間的負反饋調節，減小通道間采樣時間失配。

進一步的，步驟a中，通過微分濾波器將各通道的數字輸出進行微分得到所述的各相鄰通道的數字微分輸出信號。

進一步的，步驟c中，通過將各相鄰通道間的采樣時間失配和所述的平均值求差，得到所述的相對誤差。

進一步的，步驟d中通過累加和重置模塊（AAR）進行所述的濾波。

具體的，將經過累加和重置模塊后的信號反饋至可變延遲線調節通道采樣時鐘，進行所述的采樣時間的負反饋調節。

進一步的，所述時間交織模數轉換器的通道總數為≥2的整數。

經測試，本發明采樣時間失配的校正方法，有效消除了多通道時間交織模數轉換器的采樣時間失配，明顯提高了轉換器的性能。

以下結合實施例的具體實施方式，對本發明的上述內容再作進一步的詳細說明。但不應將此理解為本發明上述主題的范圍僅限于以下的實例。在不脫離本發明上述技術思想情況下，根據本領域普通技術知識和慣用手段做出的各種替換或變更，均應包括在本發明的范圍內。

附圖說明

圖1為傳統M通道時間交織模數轉換器的原理框圖。

圖2為本發明采樣時間失配的校正方法的流程圖。

圖3為采用本發明采樣時間失配的校正方法的M通道時間交織ADC采樣圖。

圖4為本發明采樣時間失配的校正方法的采樣時間失配校正環路。

圖5為各通道采樣失配時間的收斂仿真圖。

圖6為校正前的SNR仿真圖。

圖7為校正后的SNR仿真圖。

具體實施方式

如圖2和圖3所示的本發明采樣時間失配的校正方法，包括：

a.對輸入頻率為f_in正弦信號x(t)，通過時間交織模數轉換器（時間交織ADC）對x(t)進行正常轉換，產生各通道的數字輸出信號Y=[y₁[k],y₂[k],…,y_M[k]](k=1,2,···,P)，其中M為時間交織ADC的通道總數，P表示單通道采樣點數。

通過微分濾波器將各通道的數字輸出信號Y進行微分，產生各通道的數字微分輸出信號Y'=[y₁'[k],y₂'[k],…,y^M'[k]](k=1,2,···,P)。

對各相鄰通道的數字輸出信號求差的絕對值：