[發明專利]基于DSP的1553B總線協議模塊

無效

• 申請號: 201310646046.6
• 申請日: 2013-12-02
• 公開（公告）號: CN103646003A
• 公開（公告）日: 2014-03-19
• 發明（設計）人: 周宏博;王紅玲;谷鳴;王波;孫倩;劉文亮;孫周
• 申請（專利權）人: 西安航空制動科技有限公司
• 主分類號: G06F13/38
• 分類號: G06F13/38
• 代理公司: 西北工業大學專利中心 61204
• 代理人: 王鮮凱

1.一種基于DSP的1553B總線協議模塊，其特征在于：包括1553B總線接口電路、邏輯綜合電路、電平轉換電路、雙口RAM和GJB289A總線協議芯片電路；

1553B總線接口電路采用JBU-61580協議芯片；JBU-61580內部集成了雙收發器邏輯、編解碼器、協議邏輯、內存管理和中斷控制邏輯，還提供了一個4K字的內部共享靜態RAM和與處理器總線之間的緩沖接口；軟件接口包括17個內部操作寄存器、8個測試寄存器以及64K字的共享存儲器地址空間；工作在緩沖方式下，占用16位數據總線和12位地址總線，其所有的控制信號由FPGA的譯碼電路產生，通過中斷方式與DSPF2812通信，BU-61580的中斷引腳INT與DSPF2812的外部中斷XINT1連接；輸出端通過兩個耦合變壓器與外部的1553B總線連接；用一個8位的波段開關選擇JBU61580的終端地址；16MHz有源晶振作為時鐘輸入；

邏輯綜合電路包括地址譯碼和邏輯控制電路；地址譯碼電路對系統所使用的DSPF2812存儲器和BU-61580存儲器進行地址選擇、譯碼；邏輯控制電路產生JBU61580所需要的控制信號以及給DSPF2812提供中斷信號、握手信號和插入等待信號；由DSPF2812和JBU61580向FPGA提供地址線、數據線、中斷申請線、中斷響應線以及讀、寫信號線；

電平轉換電路采用JS164245芯片，完成FPGA與JBU61580之間的電平轉換，實現芯片之間電平兼容；

雙口RAM電路采用JM7026芯片，允許左、右端口同時讀寫數據，每個端口具有自己獨立的控制信號線、地址線和數據線，高速存取數據，與大多數高速處理器配合使用；具有標識器功能，在數據傳送時構成多種接口形式；

GJB289A總線協議芯片電路工作原理：DSPF2812根據所需功能預先向JBU61580的寄存器模塊和存儲器模塊寫入相應的數據，然后通過開始寄存器啟動JBU61580，協議控制模塊將根據配置的功能控制數據讀寫模塊、編/解碼模塊和收發器芯片工作；

配置為BC功能時，通過DSPF2812預先設置的命令控制其他終端接收和發送數據，并通過對終端發送的響應狀態字判斷通信過程消息處理的狀態，同時，通過握手信號通知DSPF2812；

配置為RT功能時，響應總線控制器的命令接收和發送數據，并將其數據處理狀態信息發送到總線上。