[發明專利]脈沖信號的干擾回避方法及其適用的終端

在審

• 申請號: 201310643243.2
• 申請日: 2013-12-03
• 公開（公告）號: CN103684725A
• 公開（公告）日: 2014-03-26
• 發明（設計）人: 張華;張先明
• 申請（專利權）人: 深圳市華星光電技術有限公司
• 主分類號: H04L5/00
• 分類號: H04L5/00
• 代理公司: 深圳市世紀恒程知識產權代理事務所 44287
• 代理人: 胡海國

技術領域

本發明涉及一種脈沖信號處理技術，特別涉及脈沖信號的干擾回避方法及其適用的終端。

背景技術

液晶顯示畫面同步信號Vsync，以及SPI（Serial?Peripheral?Interface,串行外圍設備接口）協議中的片選信號CS，都是屬于低頻脈沖信號，頻率一般為60Hz或者120Hz，這兩個脈沖信號通過單根脈沖信號通道（信號線）進入MCU（Micro?Control?Unit，微控制單元）芯片、或者支持SPI協議的LED恒流驅動IC（Integrated?Circuit，集成電路）芯片中，MCU芯片、IC芯片偵測到所述脈沖信號的上升沿或下降沿后，開始執行數據信號Data中的相關信息，進行相應的控制操作（例如，控制LED背光的亮暗及延時順序）。

然而，在所述脈沖信號從脈沖信號發送端至脈沖信號接收端的傳輸過程中，易受脈沖信號傳輸線路中的其它功率器件產生的低頻干擾信號的干擾，干擾信號串擾到Vsync信號、CS信號中后，會導致MCU芯片或者LED恒流驅動IC芯片誤動作，因為Vsync信號、CS信號本身也是時間很短的脈沖信號，如果使用傳統的R、C線路濾波，會導致Vsync信號、CS信號的衰減、失真，同樣會引起信號誤動作（例如，LED背光控制電路的誤動作）。

發明內容

本發明的一個主要目的是提供一種脈沖信號的干擾回避方法，以避免Vsync信號、CS信號等脈沖信號因傳輸過程中攜帶的串擾信號引起的誤控制，同時避免傳統濾波方法導致Vsync信號、CS信號等脈沖信號衰減或者失真，進而引起的信號誤控制。

此外，本發明還提供一種適用于所述干擾回避方法的終端，包括脈沖信號發送端和脈沖信號接收端，以避免Vsync信號、CS信號等脈沖信號因傳輸過程中攜帶的串擾信號引起的誤控制，同時避免傳統濾波方法導致Vsync信號、CS信號等脈沖信號衰減或者失真，進而引起的信號誤控制。

一種脈沖信號的干擾回避方法，該方法包括：脈沖信號發送端將待發送脈沖信號按預設的拆分規則拆分成兩個并行的脈沖子信號；脈沖信號發送端將拆分的兩個并行的脈沖子信號并行傳送給脈沖信號接收端；脈沖信號接收端接收從脈沖信號發送端傳送來的兩個并行的脈沖子信號，并將接收的兩個并行的脈沖子信號進行減法合成，以還原成所述待發送脈沖信號；脈沖信號接收端執行還原的所述待發送脈沖信號。

優選地，所述預設的拆分規則為：將所述待發送脈沖信號的高電平信號和低電平信號同時增加預設值，以生成第一脈沖子信號；伴隨所述第一脈沖子信號，生成與所述第一脈沖子信號并行的幅值為所述預設值的直流電壓信號。

優選地，所述預設的拆分規則為：將所述待發送脈沖信號的高電平信號增加預設值，低電平信號保持不變，以生成第一脈沖子信號；伴隨所述第一脈沖子信號，生成與所述第一脈沖子信號并行的第二脈沖子信號，所述第二脈沖子信號的高電平信號的幅值為所述預設值，所述第二脈沖子信號的低電平信號幅值與所述待發送脈沖信號的低電平信號幅值一致。

優選地，所述脈沖信號發送端將待發送脈沖信號按預設的拆分規則拆分成兩個并行的脈沖子信號的步驟之前，該方法還包括：脈沖信號發送端讀取預存的所述待發送脈沖信號或者生成所述待發送脈沖信號。

優選地，所述脈沖信號發送端將待發送脈沖信號按預設的拆分規則拆分成兩個并行的脈沖子信號的步驟之前，該方法還包括：脈沖信號生成端生成所述待發送脈沖信號，并將生成的所述待發送脈沖信號發送給脈沖信號發送端。

一種適用于上述方法的脈沖信號發送端，該脈沖信號發送端包括：信號拆分單元，用于對待發送脈沖信號按預設的拆分規則拆分成兩個并行的脈沖子信號；信號發送單元，用于將信號拆分單元拆分的兩個并行的脈沖子信號并行傳送給脈沖信號接收端。

優選地，該脈沖信號發送端還包括：脈沖信號生成單元，用于生成所述待發送脈沖信號；或者，存儲單元，用于存儲所述待發送脈沖信號。

優選地，該脈沖信號發送端還包括：信號接收單元，用于從脈沖信號生成端接收所述待發送脈沖信號。

一種適用于上述方法的脈沖信號接收端，該脈沖信號接收端包括：信號接收單元，用于從脈沖信號發送端，偵測并接收并行傳送來的兩個并行的脈沖子信號；信號合成單元，用于將信號接收單元接收的兩個并行的脈沖子信號進行減法合成，以還原成所述待發送脈沖信號。