[發明專利]向設備提供串行下載路徑

在審

• 申請號: 201310643239.6
• 申請日: 2013-09-06
• 公開（公告）號: CN103761209A
• 公開（公告）日: 2014-04-30
• 發明（設計）人: D·勒戈夫;P·布勞因;E·莫熱
• 申請（專利權）人: 硅實驗室公司
• 主分類號: G06F13/42
• 分類號: G06F13/42
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 王岳;馬永利

背景技術

許多不同類型的半導體器件包括執行指令的處理引擎。時常這些引擎執行是設備本身的固件并存儲在非易失生存儲器中的指令。

例如，諸如調諧器和解調器之類的廣播視頻芯片包括處理器，所述處理器執行存儲在嵌入式非易失性存儲器中的固件。然而，由于更新、代碼補丁和其它代碼修正，所以附加的代碼在系統加電時被下載到這些芯片，所述系統包括協助處理的芯片。在許多系統中，該代碼下載需要相對較長的時間量。由于下載的長度，系統啟動可以被延遲，所述系統可以是計算機系統，電視或其它視頻設備。時常下載經由諸如工業標準內集成(I²C)總線之類的標準總線發生。該總線具有在下載代碼補丁中相對耗時的已知協議。盡管如此，由于其工業標準的本質以及龐大的安裝基礎，系統的制造商維護該總線作為系統中各種芯片之間的主要雙向控制接口。

發明內容

根據一個方面，本發明指向包括接口的第一集成電路(IC)。該接口可以包括各種機制以處理輸入時鐘和數據信號。在一個實施例中，該接口包括：第一復用器和第二復用器，所述第一復用器經由耦合到第一IC的第一引腳的串行外圍接口(SPI)總線來接收第一數據信號，所述第二復用器經由耦合到第一IC的第二引腳的SPI總線來接收第一時鐘信號并且經由耦合到IC的第三引腳的內集成電路(I²C)來接收第二時鐘信號。此外，接口可以包括解碼器，以經由耦合到IC的第四引腳的I2C總線來接收第二時鐘信號和第二數據信號。

該解碼器使得第一復用器響應于經由I²C總線接收的針對SPI總線的使能消息來輸出第一數據信號，并且否則輸出預定狀態信號，并使得第二多路復用器響應于該使能消息來輸出第一時鐘信號。

在一些實施方式中，第二IC可耦合到第一IC，其中該第二IC包括SPI解碼器，以經由第二IC的第一引腳來接收第一數據信號，以及經由第二IC的第二引腳來接收第一時鐘信號。第二IC進一步包括I²C解碼器，以經由第二IC的第三引腳來接收第二數據信號，以及經由第二IC的第二引腳來接收第二時鐘信號。

再有，包括SPI接口的第三IC可存在并耦合到至少第一IC，以向第一IC提供第一時鐘信號和第一數據信號。請注意：該第三IC的SPI接口沒有被配置為從第一IC接收串行數據輸入，并進一步沒有被配置為向第一IC傳遞片選信號。

本發明的另一個方面指向一種方法，用于在耦合到第一IC的至少一個視頻IC中的I²C總線上接收SP1使能命令，在I²C總線上向第一IC發送確認，以及響應于該確認來在至少一個視頻IC中的SPI總線上接收代碼下載。響應于由第一IC的校驗和請求，視頻IC可以對代碼下載執行校驗和，并且向第一IC傳遞該校驗和。反過來，響應于使能消息，視頻IC可以經由在視頻IC和調諧器IC之間耦合的串行線向調諧IC傳遞代碼下載。

再一個方面指向一種具有多個組件的系統，其包括片上系統(SoC)、一個或多個解調器、以及一個或多個調諧器。該SoC可具有解碼器，以將從解調器接收的比特流解碼成視頻數據，并且具有I²C接口和SPI接口，以分別經由I²C總線和SPI總線來與解調器通信。然而，SPI總線的片選信號可以在SoC和解調器之間未連接。

反過來，該解調器包括解碼器，以經由I²C總線來接收SPI總線的使能消息，并使得經由SPI總線從SoC傳遞的代碼下載從解調器輸出到調諧器。反過來，調諧器接收射頻(RF)信號，并且下變頻率和處理它，以向解調器提供第二頻率信號，用于解調成比特流。該調諧器可以包括SPI解碼器，以在調諧器和解調器之間耦合的串行線上經由解調器從SoC接收代碼下載，并在調諧器和解調器之間耦合的I²C總線的I²C時鐘線上從解調器接收SPI時鐘信號。

附圖說明

圖1是根據本發明實施例的系統的一部分的框圖。

圖2是根據本發明的另一個實施例的系統的實施方式的框圖。

圖3是根據本發明的還有另一個實施例的系統的框圖。

圖4是根據本發明實施例的系統的一部分的進一步細節的框圖。

圖5是根據本發明實施例的用于執行代碼下載的方法的流程圖。

圖6是根據本發明實施例的SPI解碼器的框圖。

圖7是根據本發明實施例的通信幀的框圖。

圖8是根據本發明實施例的包括在指令字節中的信息的框圖。