[發(fā)明專利]待測(cè)裝置及用于測(cè)試待測(cè)裝置的方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201310631890.1
• 申請(qǐng)日: 2013-11-29
• 公開（公告）號(hào): CN103854703B
• 公開（公告）日: 2017-12-05
• 發(fā)明（設(shè)計(jì)）人: 楊宗杰
• 申請(qǐng)（專利權(quán)）人: 慧榮科技股份有限公司
• 主分類號(hào): G11C29/42
• 分類號(hào): G11C29/42
• 代理公司: 深圳新創(chuàng)友知識(shí)產(chǎn)權(quán)代理有限公司44223
• 代理人: 江耀純

技術(shù)領(lǐng)域

本發(fā)明所公開的實(shí)施例是關(guān)于對(duì)半導(dǎo)體產(chǎn)品的測(cè)試，尤指一種用于以一低速(lower-speed)測(cè)試器來應(yīng)用實(shí)速(at-speed)功能測(cè)試的方法以及裝置。

背景技術(shù)

掃描煉(scan chain)是一種用在電路設(shè)計(jì)中用來進(jìn)行掃描測(cè)試的技術(shù)，確切來說，掃描煉提供一簡(jiǎn)單的方式以設(shè)定及觀察電路設(shè)計(jì)中的每一正反器(flip-flop)。一頻率信號(hào)是于一轉(zhuǎn)移階段(shift phase)與一擷取階段(capture phase)的期間控制在掃描煉中所有的正反器，因此，一測(cè)試型樣(test pattern)可被輸入至由上述正反器所組成的掃描煉，且每一正反器的狀況可被讀出以判斷此電路設(shè)計(jì)是否通過(pass)掃描測(cè)試。

小型制程技術(shù)中增加的邏輯閘數(shù)量(gate count)以及增加的時(shí)序缺陷(timing defect)逼使測(cè)試質(zhì)量的提升，以維持在測(cè)試后出貨給客戶的芯片的質(zhì)量層級(jí)(quality level)，因此，基于掃描煉的實(shí)速測(cè)試可用以維持采用先進(jìn)(advanced)制程的更大、更復(fù)雜的芯片的測(cè)試質(zhì)量。為實(shí)現(xiàn)基于掃描煉的實(shí)速測(cè)試，有需要一高速測(cè)試器(high-speed tester)來傳送(feed)具有一高時(shí)鐘速率的測(cè)試型樣，以在一待測(cè)裝置(device under test,DUT)上用操作在所述高時(shí)鐘速率的掃描煉來運(yùn)行掃描測(cè)試。然而，使用高速測(cè)試器將無可避免地增加測(cè)試成本。

發(fā)明內(nèi)容

本發(fā)明的實(shí)施例公開了一種用低速測(cè)試器(lower-speed tester)來應(yīng)用一實(shí)速功能測(cè)試的裝置以及方法。

本發(fā)明的一第一實(shí)施例公開了一種待測(cè)裝置，所述待測(cè)裝置包括一連接接口、一控制器以及一錯(cuò)誤檢查及校正電路。所述連接接口是用以接收以一第一時(shí)鐘速率傳送來的一測(cè)試型樣并且輸出一功能測(cè)試結(jié)果，其中該測(cè)試型樣包含了故意帶入的多個(gè)錯(cuò)誤位。所述控制器是用以通過使用一第二時(shí)鐘速率來對(duì)所述測(cè)試型樣進(jìn)行取樣并據(jù)以產(chǎn)生一取樣后測(cè)試型樣，其中所述第二時(shí)鐘速率高于所述第一時(shí)鐘速率，且該取樣后測(cè)試型樣為多個(gè)復(fù)制的該測(cè)試型樣以增加所故意帶入的該多個(gè)錯(cuò)誤位。所述錯(cuò)誤檢查及校正電路是用以在所述取樣后測(cè)試型樣執(zhí)行一錯(cuò)誤檢查及校正譯碼操作以產(chǎn)生所述功能測(cè)試結(jié)果。

在一實(shí)施例中，所述待測(cè)裝置是一閃存控制器芯片。

在一實(shí)施例中，所述功能區(qū)塊是一錯(cuò)誤檢查及校正(error checking and correction,ECC)電路，所述特定功能是一ECC譯碼操作，且所述ECC電路是設(shè)置來使用一共享電路(shared circuitry)來執(zhí)行一ECC編碼操作以及所述ECC譯碼操作。

在一實(shí)施例中，所述待測(cè)裝置還包括一頻率產(chǎn)生器。所述頻率產(chǎn)生器是用以產(chǎn)生一內(nèi)部(internal)參考頻率至所述控制器以及所述功能區(qū)塊，其中所述內(nèi)部參考頻率具有所述第二時(shí)鐘速率。

本發(fā)明的一第二實(shí)施例公開了一種測(cè)試器，所述測(cè)試器包括一測(cè)試型樣產(chǎn)生器以及一連接接口。所述測(cè)試型樣產(chǎn)生器是用以產(chǎn)生至少一測(cè)試型樣。所述連接接口是用以傳送所述至少一測(cè)試型樣至一待測(cè)裝置以進(jìn)行一實(shí)速功能測(cè)試(at-speed functional test)，以及自所述測(cè)試裝置接收至少一功能測(cè)試結(jié)果，其中所述至少一測(cè)試型樣是由所述連接接口以一第一時(shí)鐘速率傳送，所述第一時(shí)鐘速率是低于所述待測(cè)裝置進(jìn)行所述實(shí)速功能測(cè)試所用的一第二時(shí)鐘速率；其中由所述連接接口所傳送的每一測(cè)試型樣包括被一前一單一時(shí)鐘周期全為零的位型樣以及一下一單一時(shí)鐘周期全為零的位型樣所包夾的一單一時(shí)鐘周期并非全為零的位型樣。