[發(fā)明專利]基于FPGA+多DSP的高光譜圖像高速并行處理系統(tǒng)及方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201310631876.1
• 申請(qǐng)日: 2013-11-28
• 公開（公告）號(hào): CN103617592A
• 公開（公告）日: 2014-03-05
• 發(fā)明（設(shè)計(jì)）人: 郭文記;呂群波;明星;趙寶瑋;張桂峰;曾曉茹
• 申請(qǐng)（專利權(quán)）人: 中國科學(xué)院光電研究院
• 主分類號(hào): G06T1/20
• 分類號(hào): G06T1/20
• 代理公司: 北京路浩知識(shí)產(chǎn)權(quán)代理有限公司 11002
• 代理人: 李迪

1.一種基于FPGA+多DSP的高光譜圖像高速并行處理系統(tǒng)，其特征在于，包括：數(shù)據(jù)采集及回收模塊和多DSP并行處理模塊，所述多DSP并行處理模塊通過CPCI總線與數(shù)據(jù)采集及回收模塊通信連接，所述多DSP并行處理模塊包括多片信號(hào)處理器DSP以及與所述信號(hào)處理器DSP一一對(duì)應(yīng)連接的SDRAM存儲(chǔ)器，任意兩片所述信號(hào)處理器DSP之間具有通信通道，所述多片信號(hào)處理器DSP之間并行連接且時(shí)間同步；所述數(shù)據(jù)采集及回收模塊包括FPGA處理單元、接收待處理光譜數(shù)據(jù)的數(shù)據(jù)接口單元以及用于CPCI總線連接的PCI-PCI橋接單元，所述數(shù)據(jù)接口單元、PCI-PCI橋接單元均與FPGA處理單元連接；

所述數(shù)據(jù)采集及回收模塊用于接收外部待處理光譜數(shù)據(jù)并對(duì)所述待處理光譜數(shù)據(jù)進(jìn)行預(yù)處理，生成預(yù)處理光譜數(shù)據(jù)以及對(duì)所述預(yù)處理光譜數(shù)據(jù)的數(shù)據(jù)處理策略，并基于所述數(shù)據(jù)處理策略將所述數(shù)據(jù)處理策略和預(yù)處理光譜數(shù)據(jù)的相關(guān)部分通過CPCI總線傳送至與各信號(hào)處理器DSP對(duì)應(yīng)的SDRAM存儲(chǔ)器；其中，所述數(shù)據(jù)處理策略為對(duì)所述預(yù)處理數(shù)據(jù)處理時(shí)各信號(hào)處理器DSP被分配的任務(wù)；

各所述信號(hào)處理器DSP用于基于所述數(shù)據(jù)處理策略接收并處理所述預(yù)處理光譜數(shù)據(jù)的相關(guān)部分，并將處理完的光譜子數(shù)據(jù)通過CPCI總線向所述數(shù)據(jù)采集及回收模塊發(fā)送；

所述數(shù)據(jù)采集及回收模塊還用于接收各所述信號(hào)處理器DSP發(fā)送的光譜子數(shù)據(jù)，并基于數(shù)據(jù)處理策略的任務(wù)架構(gòu)將接收的光譜子數(shù)據(jù)合并，得到所述待處理光譜數(shù)據(jù)的目標(biāo)處理結(jié)果。

2.根據(jù)權(quán)利要求1所述的基于FPGA+多DSP的高光譜圖像高速并行處理系統(tǒng)，其特征在于，所述數(shù)據(jù)采集及回收模塊還包括與FPGA處理單元連接的緩存存儲(chǔ)器，用于暫存數(shù)據(jù)采集及回收模塊接收的外部待處理光譜數(shù)據(jù)。

3.根據(jù)權(quán)利要求1所述的基于FPGA+多DSP的高光譜圖像高速并行處理系統(tǒng)，其特征在于，任意兩片所述信號(hào)處理器DSP之間通過電連接實(shí)現(xiàn)通信。

4.根據(jù)權(quán)利要求1或3所述的基于FPGA+多DSP的高光譜圖像高速并行處理系統(tǒng)，其特征在于，所述信號(hào)處理器DSP包括第一link口、第二link口、第三link口以及第四link口，所述第一link口與FPGA處理單元連接，第二link口、第三link口以及第四link口分別與其他信號(hào)處理器DSP的link口電連接。

5.根據(jù)權(quán)利要求1所述的基于FPGA+多DSP的高光譜圖像高速并行處理系統(tǒng)，其特征在于，各所述信號(hào)處理器DSP通過CPCI總線連接數(shù)據(jù)采集及回收模塊，基于數(shù)據(jù)采集及回收模塊的預(yù)配置與其他信號(hào)處理器DSP實(shí)現(xiàn)通信。

6.根據(jù)權(quán)利要求1所述的基于FPGA+多DSP的高光譜圖像高速并行處理系統(tǒng)，其特征在于，所述數(shù)據(jù)接口單元為具有多路LVDS入口的LVDS接口芯片，所述LVDS接口芯片的LVDS入口參數(shù)可被所述數(shù)據(jù)采集及回收模塊配置。

7.根據(jù)權(quán)利要求1所述的基于FPGA＋多DSP的高光譜圖像高速并行處理系統(tǒng)，其特征在于，還包括存儲(chǔ)設(shè)備、顯示設(shè)備，所述存儲(chǔ)設(shè)備、顯示設(shè)備均與數(shù)據(jù)采集及回收模塊連接，分別用于存儲(chǔ)、顯示所述待處理光譜數(shù)據(jù)的目標(biāo)處理結(jié)果。

8.一種基于權(quán)利要求1-7任一項(xiàng)所述系統(tǒng)的高光譜圖像數(shù)據(jù)的處理方法，其特征在于，包括：

所述數(shù)據(jù)采集及回收模塊通過接收數(shù)據(jù)接口單元外部待處理光譜數(shù)據(jù)并對(duì)所述待處理光譜數(shù)據(jù)進(jìn)行預(yù)處理，生成預(yù)處理光譜數(shù)據(jù)以及對(duì)所述預(yù)處理光譜數(shù)據(jù)的數(shù)據(jù)處理策略，并基于所述數(shù)據(jù)處理策略將所述數(shù)據(jù)處理策略和預(yù)處理光譜數(shù)據(jù)的相關(guān)部分通過CPCI總線傳送至與各信號(hào)處理器DSP對(duì)應(yīng)的SDRAM存儲(chǔ)器；其中，所述數(shù)據(jù)處理策略為對(duì)所述預(yù)處理數(shù)據(jù)處理時(shí)各信號(hào)處理器DSP被分配的任務(wù)；

各所述信號(hào)處理器DSP基于所述數(shù)據(jù)處理策略接收并處理所述預(yù)處理光譜數(shù)據(jù)的相關(guān)部分，并將處理完的光譜子數(shù)據(jù)通過CPCI總線向所述數(shù)據(jù)采集及回收模塊發(fā)送；

所述數(shù)據(jù)采集及回收模塊接收各所述信號(hào)處理器DSP發(fā)送的光譜子數(shù)據(jù)，并基于數(shù)據(jù)處理策略的任務(wù)架構(gòu)將接收的光譜子數(shù)據(jù)合并，得到所述待處理光譜數(shù)據(jù)的目標(biāo)處理結(jié)果。

9.根據(jù)權(quán)利要求8所述的高光譜圖像數(shù)據(jù)的處理方法，其特征在于，所述數(shù)據(jù)采集及回收模塊在接收外部待處理光譜數(shù)據(jù)的同時(shí)還將接收到由多DSP并行處理模塊發(fā)送處理完的光譜子數(shù)據(jù)，并都暫存在緩存存儲(chǔ)器中。