[發(fā)明專利]基于ATCA的數(shù)據(jù)報(bào)文處理板

在審

• 申請(qǐng)?zhí)枺?/td>: 201310631459.7
• 申請(qǐng)日: 2013-11-29
• 公開（公告）號(hào): CN103647708A
• 公開（公告）日: 2014-03-19
• 發(fā)明（設(shè)計(jì)）人: 姚文浩;鄭臣明;王暉;王英
• 申請(qǐng)（專利權(quán)）人: 曙光信息產(chǎn)業(yè)（北京）有限公司
• 主分類號(hào): H04L12/70
• 分類號(hào): H04L12/70
• 代理公司: 北京德恒律治知識(shí)產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;孫征

1.一種基于高級(jí)電信計(jì)算架構(gòu)ATCA的數(shù)據(jù)報(bào)文處理板，其特征在于，包括：

現(xiàn)場(chǎng)可編程門陣列FPGA，用于接收數(shù)據(jù)報(bào)文，并對(duì)接收的所述數(shù)據(jù)報(bào)文進(jìn)行分析，確定所述數(shù)據(jù)報(bào)文對(duì)應(yīng)的報(bào)頭信息，并發(fā)送該報(bào)頭信息；

協(xié)處理器，用于接收所述報(bào)頭信息，并根據(jù)預(yù)先配置的報(bào)頭處理規(guī)則，確定與所述報(bào)頭信息相適配的報(bào)文執(zhí)行操作信息，并且發(fā)送該報(bào)文執(zhí)行操作信息，其中，所述報(bào)頭處理規(guī)則用于記錄報(bào)頭信息和與該報(bào)頭信息相適配的報(bào)文執(zhí)行操作信息的對(duì)應(yīng)關(guān)系；

所述FPGA還用于接收所述報(bào)文執(zhí)行操作信息，并根據(jù)該報(bào)文執(zhí)行操作信息執(zhí)行對(duì)應(yīng)的操作。

2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)報(bào)文處理板，其特征在于，所述報(bào)頭信息包括以下至少之一：

數(shù)據(jù)傳輸層協(xié)議信息、數(shù)據(jù)傳輸?shù)脑吹刂沸畔ⅰ?shù)據(jù)傳輸?shù)哪康牡刂沸畔ⅰ?shù)據(jù)傳輸?shù)脑炊丝谛畔ⅰ?shù)據(jù)傳輸?shù)哪康亩丝谛畔ⅰ?/p>

3.根據(jù)權(quán)利要求1所述的數(shù)據(jù)報(bào)文處理板，其特征在于，進(jìn)一步包括：

第一存儲(chǔ)器，用于在所述FPGA確定所述報(bào)頭信息后，對(duì)所述FPGA接收的數(shù)據(jù)報(bào)文進(jìn)行緩存。

4.根據(jù)權(quán)利要求1所述的數(shù)據(jù)報(bào)文處理板，其特征在于，所述FPGA還用于根據(jù)預(yù)先配置的報(bào)頭信息與協(xié)處理器核心信息的對(duì)應(yīng)關(guān)系，確定所述報(bào)頭信息對(duì)應(yīng)的協(xié)處理器核心信息，并發(fā)送所述協(xié)處理器核心信息；

并且，所述協(xié)處理器還用于接收所述協(xié)處理器核心信息，并根據(jù)該協(xié)處理器核心信息將所述報(bào)頭信息分配至對(duì)應(yīng)的協(xié)處理器核心，促使所述協(xié)處理器核心根據(jù)預(yù)先配置的報(bào)頭處理規(guī)則，確定與所述報(bào)頭信息相適配的報(bào)文執(zhí)行操作信息。

5.根據(jù)權(quán)利要求4所述的數(shù)據(jù)報(bào)文處理板，其特征在于，進(jìn)一步包括：

第二存儲(chǔ)器，用于存儲(chǔ)預(yù)先配置的報(bào)頭信息與協(xié)處理器核心信息的對(duì)應(yīng)關(guān)系。

6.根據(jù)權(quán)利要求1至5中任意一項(xiàng)所述的數(shù)據(jù)報(bào)文處理板，其特征在于，所述FPGA所接收的數(shù)據(jù)報(bào)文的數(shù)據(jù)流量為40G。