[發(fā)明專(zhuān)利]一種量測(cè)波形的電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201310630327.2
• 申請(qǐng)日: 2013-11-29
• 公開(kāi)（公告）號(hào): CN103675383A
• 公開(kāi)（公告）日: 2014-03-26
• 發(fā)明（設(shè)計(jì)）人: 廣津壽一
• 申請(qǐng)（專(zhuān)利權(quán)）人: 上海華力微電子有限公司
• 主分類(lèi)號(hào): G01R13/00
• 分類(lèi)號(hào): G01R13/00
• 代理公司: 上海申新律師事務(wù)所 31272
• 代理人: 竺路玲

1.一種量測(cè)波形的電路，其特征在于，所述電路包括：

待測(cè)時(shí)鐘信號(hào)源、包含有串聯(lián)的至少三個(gè)延遲單元的延遲陣列、邊沿檢測(cè)單元、上升沿檢測(cè)單元和計(jì)數(shù)器；

所述待測(cè)時(shí)鐘信號(hào)源提供時(shí)鐘信號(hào)至所述延遲陣列的輸入端；

所述延遲陣列的選擇延遲輸出端與所述邊沿檢測(cè)單元的檢測(cè)信號(hào)輸入端連接，所述延遲陣列的最大延遲輸出端與所述邊沿檢測(cè)單元的基準(zhǔn)信號(hào)輸入端連接；

所述計(jì)數(shù)器通過(guò)所述上升沿檢測(cè)單元與所述邊沿檢測(cè)單元的輸出端連接；

其中，所述最大延遲輸出端輸出的最大延遲時(shí)鐘信號(hào)的延遲時(shí)間大于等于所述時(shí)鐘信號(hào)的周期。

2.根據(jù)權(quán)利要求1所述的量測(cè)波形的電路，其特征在于，所述延遲陣列還包括一選擇器；

所述選擇器分別與每個(gè)所述延遲單元的輸出端連接，選擇并輸出延遲時(shí)鐘信號(hào)至所述邊沿檢測(cè)單元的檢測(cè)信號(hào)輸入端。

3.根據(jù)權(quán)利要求2所述的量測(cè)波形的電路，其特征在于，每個(gè)所述延遲單元均包括兩串聯(lián)的反相器，且兩串聯(lián)的反相器連接的端點(diǎn)經(jīng)另一反相器與所述選擇器連接。

4.根據(jù)權(quán)利要求2所述的量測(cè)波形的電路，其特征在于，所述選擇器包括一多路復(fù)用器，該多路復(fù)用器分別與每個(gè)所述延遲單元的輸出端連接，并依次將每個(gè)所述延遲單元輸出的延遲信號(hào)傳送至所述邊沿檢測(cè)單元的檢測(cè)信號(hào)輸入端。

5.根據(jù)權(quán)利要求4所述的量測(cè)波形的電路，其特征在于，所述多路復(fù)用器按照延遲時(shí)間的大小順依次將每個(gè)所述延遲單元的延遲信號(hào)傳送至所述邊沿檢測(cè)單元的檢測(cè)信號(hào)輸入端。

6.根據(jù)權(quán)利要求1～5所述的量測(cè)波形的電路，其特征在于，所述邊沿檢測(cè)單元包括第一D觸發(fā)器和第二D觸發(fā)器；

所述選擇延遲輸出端通過(guò)串聯(lián)的反相器分別與所述第一D觸發(fā)器的D端及第二D觸發(fā)器的D端連接；

所述最大延遲輸出端分別與所述第一D觸發(fā)器的CP端及第二D觸發(fā)器的CP端連接。

7.根據(jù)權(quán)利要求6所述的量測(cè)波形的電路，其特征在于，所述選擇延遲輸出端與所述第一D觸發(fā)器的D端之間的電路中設(shè)置有兩個(gè)串聯(lián)的反相器，所述選擇延遲輸出端與所述第二D觸發(fā)器的D端之間的電路中設(shè)置有四個(gè)串聯(lián)的反相器。

8.根據(jù)權(quán)利要求6所述的量測(cè)波形的電路，其特征在于，所述上升沿檢測(cè)單元包括一反相器和一與非門(mén)；

所述第一D觸發(fā)器的輸出端通過(guò)所述反相器與所述與非門(mén)的一輸入端連接，所述第二D觸發(fā)器的輸出端與所述與非門(mén)的另一輸入端連接，且該與非門(mén)的輸出端與所述計(jì)數(shù)器的輸入端連接。

9.根據(jù)權(quán)利要求1～5中任意一項(xiàng)所述的量測(cè)波形的電路，其特征在于，每個(gè)所述延遲單元產(chǎn)生的延遲時(shí)間均相同。

10.根據(jù)權(quán)利要求1～5所述的量測(cè)波形的電路，其特征在于，所述最大延遲時(shí)鐘信號(hào)為所述時(shí)鐘信號(hào)依次經(jīng)過(guò)所有的所述延遲單元后輸出的信號(hào)。