[發(fā)明專利]存儲器裝置與芯片上網(wǎng)絡方法、設備及系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201310628843.1
• 申請日: 2009-02-18
• 公開（公告）號: CN103761204B
• 公開（公告）日: 2017-03-01
• 發(fā)明（設計）人: 喬·M·杰德羅
• 申請（專利權）人: 美光科技公司
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 北京律盟知識產(chǎn)權代理有限責任公司11287
• 代理人: 宋獻濤

本案是一件分案申請。本案的母案是國際申請?zhí)枮镻CT/US2009/001017、申請日為2009年2月18日、PCT申請進入中國國家階段后申請?zhí)枮?00980105675.X、發(fā)明名稱為“存儲器裝置與芯片上網(wǎng)絡方法、設備及系統(tǒng)”的發(fā)明專利申請案。

相關申請案

本專利申請案主張2008年2月19日提出申請的第12/033,684號美國申請案的優(yōu)先權權益，所述美國申請案以引用的方式并入本文中。

背景技術

許多電子裝置，例如個人計算機、工作站、計算機服務器、主機及其它計算機相關設備(包含打印機、掃描儀及硬盤驅動器)利用提供大數(shù)據(jù)存儲能力同時試圖招致低功率消耗的存儲器裝置。非常適合在前述裝置中使用的一個類型的存儲器裝置為動態(tài)隨機存取存儲器(DRAM)。

對存儲器裝置較大容量的需求繼續(xù)增長而同時芯片大小限定限制了這些存儲器裝置的容量。個別存儲器單元的組件所占用的表面積已穩(wěn)定地減小，使得除減小柵極延遲之外可增加所述存儲器單元在半導體襯底上的堆積密度。縮小裝置表面積可導致降低制造良率，且增加用于連接DRAM裝置內(nèi)的眾多庫與其它裝置的互連件的復雜性。另外，在小型化期間，互連件延遲不像柵極延遲一般按比例縮放。

附圖說明

下文參照以下圖式詳細地描述本發(fā)明的各種實施例。

圖1圖解說明根據(jù)本發(fā)明各種實施例的存儲器系統(tǒng)的框圖。

圖2圖解說明根據(jù)本發(fā)明一些實施例的存儲器裝置的俯視圖。

圖3圖解說明根據(jù)本發(fā)明一些實施例圖1中所示的存儲器系統(tǒng)的透視圖。

圖4圖解說明根據(jù)本發(fā)明一些實施例與圖1中所示的系統(tǒng)類似的系統(tǒng)的橫截面圖。

圖5A圖解說明根據(jù)本發(fā)明各種實施例圖1中所示的存儲器系統(tǒng)中使用的命令包的數(shù)據(jù)結構。

圖5B圖解說明根據(jù)本發(fā)明各種實施例圖1中所示的存儲器系統(tǒng)中使用的數(shù)據(jù)包的數(shù)據(jù)結構。

圖6圖解說明根據(jù)本發(fā)明一些實施例圖3中所示系統(tǒng)的操作的方法的流程圖。

圖7圖解說明顯示根據(jù)本發(fā)明一些實施例耦合到處理器模塊的存儲器系統(tǒng)的示意圖。

具體實施方式

存儲器的表面積減小及隨之發(fā)生的堆積密度增加可通過減小存儲器陣列的水平特征大小來實現(xiàn)。在各種實施例中，此可通過形成顯著三維存儲器陣列以使所述存儲器陣列除大體延伸跨越襯底表面以外還垂直延伸到襯底中及上面來實現(xiàn)。

圖1圖解說明根據(jù)本發(fā)明各種實施例的存儲器系統(tǒng)100的框圖。存儲器系統(tǒng)100包含接口裝置150，所述接口裝置耦合到存儲器裝置110、120及處理器模塊160。在一些實施例中，接口裝置150包含彼此互連的路由元件153、154、155、156、157、158及159。在一些實施例中，接口裝置150還包含DRAM控制器151及快閃控制器152。在一些實施例中，DRAM控制器151包含非頁模式控制器。在一些實施例中，DRAM控制器151包含具備存儲器命令總線優(yōu)化的無序命令隊列。在一些實施例中，DRAM控制器151可為可編程的且含有內(nèi)置自我測試(BIST)以幫助存儲器測試。

接口裝置150是使用穿過存儲器Z導通孔135及145提供的互連而分別耦合到存儲器裝置110、120。存儲器Z導通孔是提供于存儲器裝置(110、120)內(nèi)的開口，其允許垂直互連件部分地或完全地穿過存儲器裝置(110、120)，從而允許坐落于位于所述存儲器裝置內(nèi)的特定存儲器陣列上面及下面的存儲器陣列之間的連接性。在一些實施例中，存儲器Z導通孔135、145內(nèi)的互連件包含128位數(shù)據(jù)總線。在一些實施例中，處理模塊160包含處理器162、164、166及168，所述處理器是使用處理器Z導通孔172、174、176及178而分別耦合到路由元件153、155、156及158。在一些實施例中，處理模塊160包含通用處理器或專用集成電路(ASIC)。在一些實施例中，處理模塊160可包括單核處理器及/或多核處理器。