[發明專利]半導體結構和制造方法有效
| 申請號: | 201310628671.8 | 申請日: | 2013-11-29 |
| 公開(公告)號: | CN103871896A | 公開(公告)日: | 2014-06-18 |
| 發明(設計)人: | T·N·亞當;程慷果;A·克哈基弗爾魯茨;A·雷茨尼采克 | 申請(專利權)人: | 國際商業機器公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L29/08;H01L29/78 |
| 代理公司: | 中國國際貿易促進委員會專利商標事務所 11038 | 代理人: | 劉倜 |
| 地址: | 美國*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 結構 制造 方法 | ||
技術領域
本公開通常涉及半導體裝置,更具體地,涉及在絕緣體上半導體(SOI)襯底上形成的具有外延的源極區和漏極區的場效應晶體管(FET)。
背景技術
隨著各種集成電路部件的尺寸縮小,晶體管(例如FET)在性能和功耗方面都經歷了顯著的提升。這些提升可能很大程度上歸因于其中所使用的部件的尺寸的縮小,其通常轉化成減小的電容、電阻,以及增加的來自晶體管的電流通過量。然而,由裝置尺寸的這種“經典”縮小帶來的性能提升會引起外圍電阻和寄生電容的增大。平面晶體管,例如金屬氧化物半導體場效應晶體管(MOSFET),尤其適于用在高密度集成電路中。隨著MOSFET和其他裝置的尺寸減小,裝置的源極區/漏極區、溝道區域、以及柵極電極的尺寸也減小。
具有短溝道長度的更小的平面晶體管的設計使得需提供非常淺的源極結/漏極結。為了避免注入到溝道中的雜質的橫向擴散,淺結是必要的,因為這種擴散不利地有助于泄漏電流和差的擊穿性能。為了可接受的短溝道裝置的性能,通常要求厚度約為30nm至100nm的淺的源極/漏極結。絕緣體上半導體(SOI)技術可以形成高速淺結裝置。此外,SOI裝置通過減小寄生結電容提升性能。
在SOI襯底中,可以在硅襯底上形成包含二氧化硅的埋入氧化物(BOX)膜,并且在其上形成單晶硅薄膜。制造這樣的SOI襯底的各種方法是已知的,其中一種是注氧隔離(SIMOX),其中氧被離子注入到單晶硅襯底中以形成BOX膜。形成SOI襯底的另一方法是晶片接合,其中具有氧化硅表面層的兩個半導體襯底在氧化物表面接合在一起,以在這兩個半導體襯底之間形成BOX層。
極薄絕緣體上硅(ETSOI)的硅層的厚度通常為3nm至10nm。ETSOI技術提供了極薄的硅溝道,其中在操作過程中多數載流子完全耗盡。
完全耗盡的CMOS技術(特別是薄SOI裝置)的縮放需要抬升的源極/漏極(S/D)以減小外圍電阻。常規的抬升的S/D具有在抬升的S/D和柵極之間寄生電容增大的缺點。此外,在一些裝置結構中,例如,極薄SOI(ETSOI)中,擴展區電阻成為總外圍電阻的主導組成部分。通過增厚擴展區域中的SOI可以降低擴展電阻。然而,在降低外圍電阻和使寄生電容的增加最小化兩個競爭的要求之間需要作出折衷。
裝置尺寸縮小到25nm節點及以后,例如22nm節點,會導致外圍電阻和寄生電容的增大。已經采取通過外延制造抬升的源極/漏極(RSD)來減小S/D電阻。抬升的RSD裝置的兩種類型包括垂直RSD和刻面(faceted)RSD。在給定的柵極節距下,垂直RSD已使得能夠使用薄的間隔物從而增大硅化物至SD的接觸面積。因此,有利地降低了接觸電阻。這種配置的缺點是高的柵極至SD寄生電容。
刻面RSD裝置提供了減小的柵極至SD的寄生電容的優點,但是需要硅化物間隔物以防止薄的SOI層完全硅化。該相對厚的間隔物減小了硅化物至SD的接觸面積,并因此不利地增大了接觸電阻。
圖9示出了垂直RSD結構20的一個示例。該結構包括絕緣體上半導體(SOI)襯底,其包括第一半導體層22、絕緣體層24、以及第二半導體層26。第一半導體層22是厚度小于10nm(例如,6nm)的ETSOI層。在這個示例中,絕緣體層24是埋入氧化物(BOX)層。高k/金屬柵極結構28形成在所述ETSOI層上。RSD區域30鄰接所述ETSOI溝道區域。硅化物接觸層32形成在所述RSD區域上。
圖10示出了垂直刻面RSD結構36,其具有垂直RSD20中的某些相同部件。例如,可以使用原位摻硼(ISBD)和原位摻磷(ISPD)的刻面外延來形成RSD區域38。在結構36中需要包含例如氮化硅的第二硅化物間隔物40。結構36的高電阻率是由于降低的硅化物至SD的接觸面積。可以在柵極電極上提供氮化物蓋層。
概述
本公開的原則提供了用于提供具有低接觸電阻并且還表現出低寄生電容的RSD結構的技術。這些原則還可以提供了具有改進功能性的其他FET結構。
根據第一示例性實施例,提供了一種方法,其包括:獲得絕緣體上半導體襯底;在襯底上形成犧牲層;以及在襯底上形成摻雜的抬升的源極區和漏極區,每一抬升的源極區和漏極區具有頂表面和底表面。去除所述犧牲層,從而在所述抬升的源極區和漏極區之間形成間隔。所述方法進一步包括:橫向刻蝕所述抬升的源極區和漏極區以形成從所述間隔延伸到所述抬升的源極區和漏極區的橫向擴展的凹陷,以及用第一電介質材料填充所述間隔。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于國際商業機器公司,未經國際商業機器公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310628671.8/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:制作層堆疊的方法
- 下一篇:一種嬰兒用浴泡球及其制備方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





