[發(fā)明專利]一種多通道正弦信號發(fā)生器及多通道正弦信號發(fā)生方法

有效

• 申請?zhí)枺?/td>: 201310626708.3
• 申請日: 2013-12-02
• 公開（公告）號: CN103607174A
• 公開（公告）日: 2014-02-26
• 發(fā)明（設計）人: 童子權(quán);于曉洋;任麗軍;于海濤;汪俊杰;姜月明
• 申請（專利權(quán)）人: 哈爾濱理工大學
• 主分類號: H03B28/00
• 分類號: H03B28/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

（一）技術(shù)領(lǐng)域

本發(fā)明涉及一種多通道正弦信號發(fā)生器，尤其涉及高達幾十甚至上百、需要同步等特征的多通道正弦信號發(fā)生器。

（二）背景技術(shù)

正弦信號發(fā)生器是最基本的信號發(fā)生器，因其能產(chǎn)生幅度、頻率、相位可變的正弦信號，通常作為激勵源在電子測試系統(tǒng)中得到廣泛的應用，在電力系統(tǒng)模擬、聲納激勵、醫(yī)學診斷等應用場合，需要應用多路正弦信號，有時還需要信號間保持同步關(guān)系及一定的相位關(guān)系，這就需要用到多通道的正弦信號發(fā)生器。

現(xiàn)有的多通道函數(shù)/任意波形發(fā)生器都可以作為多通道正弦信號發(fā)生器使用，也具有通道間的同步特征，每個通道的波形發(fā)生電路都包括數(shù)字電路和模擬電路兩部分，各通道的數(shù)字電路可以共用一片可編程邏輯器件，而每個通道的模擬電路則是獨立的。其數(shù)字電路部分以較高速率向模擬電路部分輸出波形數(shù)據(jù)，數(shù)字部分與每個通道模擬電路至少需要10多條信號線相連。受可編程邏輯器件的可用引腳數(shù)、存儲器資源、以及元器件硬件成本限制，函數(shù)/任意波發(fā)生器的通道數(shù)一般不超過4路，無法滿足需要通道數(shù)眾多的應用場合。

數(shù)字邏輯系統(tǒng)產(chǎn)生的SPWM經(jīng)濾波后也可以變成正弦信號，這樣模擬電路與數(shù)字電路的連接只有1條信號線，控制特別簡單。SPWM是由一個頻率相對高的三角波和頻率相對低的正弦信號相比較產(chǎn)生的。如果直接用數(shù)字邏輯產(chǎn)生SPWM信號，將存在三個方面的問題：第一，數(shù)字邏輯產(chǎn)生的三角波的頻率不可能太高，這就直接決定了正弦信號的頻率相對較低，經(jīng)模擬濾波后的正弦信號頻率更低；第二，在一個正弦波周期內(nèi)SPWM信號狀態(tài)將發(fā)生多次改變，產(chǎn)生抖動，當幅度較小時，抖動必將嚴重影響波形質(zhì)量；第三，SPWM信號需要用到正弦波數(shù)據(jù)，就需要占用存儲器資源，這反過來又嚴重制約正弦信號通道數(shù)的增加。由于以上三種原因，直接用數(shù)字邏輯產(chǎn)生的SPWM信號經(jīng)模擬濾波器產(chǎn)生正弦信號的方式在工程上很少應用。

綜上，現(xiàn)有多通道信號發(fā)生方法與實現(xiàn)技術(shù)無法直接產(chǎn)生十個通道以上的信號，當通道數(shù)增加時，就需要多個可編程邏輯器件并行工作，這又會造成輸出信號因時鐘不同源而無法真正同步的問題。

（三）發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種可直接產(chǎn)生實現(xiàn)幾十甚至上百通道的正弦信號，各通道信號的幅度、頻率、初始相位均可數(shù)字設置，通道間信號可以同步的多通道正弦信號發(fā)生器。

本發(fā)明的目的是這樣實現(xiàn)的，其信號發(fā)生電路由單片可編程邏輯器件和模擬信號處理單元組成，可編程邏輯器件內(nèi)置了接口電路、時鐘發(fā)生電路和控制邏輯發(fā)生單元，接口電路分別連接微處理器和控制邏輯發(fā)生單元，時鐘發(fā)生電路分別連接外部晶振和控制邏輯發(fā)生單元，控制邏輯發(fā)生單元包括參數(shù)鎖存器、數(shù)控振蕩器和數(shù)據(jù)比較器，接口電路連接參數(shù)鎖存器，參數(shù)鎖存器分別連接數(shù)控振蕩器和數(shù)據(jù)比較器，時鐘發(fā)生電路、接口電路分別連接數(shù)控振蕩器，數(shù)據(jù)比較器連接時鐘發(fā)生電路，數(shù)控振蕩器和數(shù)據(jù)比較器分別連接模擬信號處理單元。

本發(fā)明還有這樣一些技術(shù)特征：

1、??所述的接口電路包括微處理器接口單元和鎖存器，微處理器連接微處理器接口單元，微處理器接口單元連接鎖存器，鎖存器連接控制邏輯單元；

2、??所述的時鐘發(fā)生電路包括數(shù)字鎖相環(huán)倍頻單元、偶數(shù)分頻單元和計數(shù)器分頻單元，外部晶振連接數(shù)字鎖相環(huán)倍頻單元，數(shù)字鎖相環(huán)倍頻單元分別連接偶數(shù)分頻單元和計數(shù)器分頻單元，偶數(shù)分頻單元和計數(shù)器分頻單元分別連接控制邏輯單元；

3、??所述的模擬信號處理單元包括依次連接的第一級二選一模擬開關(guān)、有源低通濾波單元、第二級二選一模擬開關(guān)、第一級差動放大器、第一級無源低通濾波單元、第三級二選一模擬開關(guān)、第二級差動放大器和第二級無源低通濾波單元，控制邏輯單元連接第一級二選一模擬開關(guān)和第三級二選一模擬開關(guān)，時鐘發(fā)生單元連接第三級二選一模擬開關(guān)，第二級無源低通濾波單元輸出同相放大后即為所需最終輸出。

本發(fā)明可編程邏輯器件的型號和封裝可以根據(jù)正弦信號的通道數(shù)和參數(shù)指標來確定。信號發(fā)生電路的數(shù)字部分無需使用存儲器資源，模擬部分無需使用DAC和模擬乘法器。

本發(fā)明的另一目的在于提供一種多通道正弦信號發(fā)生方法，其信號發(fā)生電路包括一個可編程邏輯器件與多路模擬信號變換單元組成，可編程邏輯器件內(nèi)置了接口電路、時鐘發(fā)生電路及若干路控制邏輯單元，每個模擬信號變換單元僅用模擬多路開關(guān)、四運放、雙運放各1個、不使用DAC和模擬乘法器；其步驟包括：

（1）接口電路將微處理器的串行總線轉(zhuǎn)換成內(nèi)部并行總線，以設置各通道正弦信號的幅度、頻率、初始相位；接口電路鎖存通道同步控制字SYN，全局同步SRST信號由微處理器直接控制；