[發(fā)明專利]基于ARM和FPGA的便攜式多通道音頻數(shù)據(jù)采集器

無效

• 申請?zhí)枺?/td>: 201310612954.3
• 申請日: 2013-11-28
• 公開（公告）號: CN103617800A
• 公開（公告）日: 2014-03-05
• 發(fā)明（設(shè)計(jì)）人: 任慧;張華兵;蔣玉暕;陳學(xué)惠;張晶晶
• 申請（專利權(quán)）人: 中國傳媒大學(xué)
• 主分類號: G10L25/78
• 分類號: G10L25/78
• 代理公司: 北京中恒高博知識(shí)產(chǎn)權(quán)代理有限公司 11249
• 代理人: 劉洪京

技術(shù)領(lǐng)域

本發(fā)明涉及音頻處理領(lǐng)域，具體地，涉及一種基于ARM和FPGA的便攜式多通道音頻數(shù)據(jù)采集器。

背景技術(shù)

目前，信號處理技術(shù)、通信技術(shù)和多媒體技術(shù)的迅猛發(fā)展都得益于DSP技術(shù)的廣泛應(yīng)用。其中數(shù)字音頻處理系統(tǒng)實(shí)時(shí)性要求很高，需要對輸入的音頻信號做出極快速的反應(yīng)，系統(tǒng)工作在實(shí)時(shí)方式下，這對系統(tǒng)所采用的硬件性能提出了很高的要求，包括處理速度和存儲(chǔ)容量等。音頻采集處理所完成的任務(wù)日益復(fù)雜，對處理的要求不斷提高，音頻處理算法也越來越復(fù)雜，它會(huì)要求音頻處理主器件以及其輔助部件在幾十毫秒或者更短的時(shí)間內(nèi)處理、存儲(chǔ)海量的音頻數(shù)據(jù)。需要音頻處理器運(yùn)算速度高達(dá)10-20MIPS,根據(jù)不同任務(wù)的要求，有的處理速度甚至達(dá)到50MIPS。

實(shí)時(shí)音頻采集處理系統(tǒng)通常以兩種方式實(shí)現(xiàn)：

第一種是用單臺(tái)計(jì)算機(jī)作為主機(jī)，配合一塊或若干塊數(shù)字信號處理板來構(gòu)成整個(gè)系統(tǒng)，后者由通用或?qū)Ｓ玫臄?shù)字信號處理芯片及相應(yīng)的存儲(chǔ)芯片、接口芯片和音頻信號的轉(zhuǎn)換芯片構(gòu)成。這種系統(tǒng)在室外的錄音環(huán)境下可靠性不高，相互的連接容易出現(xiàn)問題，加之計(jì)算機(jī)運(yùn)行不穩(wěn)定，極其容易死機(jī)。

第二種則由DSP及其它輔助芯片構(gòu)成一個(gè)可以脫機(jī)工作的系統(tǒng)。但是對于便攜式音頻處理系統(tǒng)而言，基于普通DSP芯片的設(shè)計(jì)方案并不十分理想。首先DSP的芯片自身成本以及開發(fā)成本現(xiàn)階段仍然是比較高的，尤其是芯片自身成本。其次便攜式設(shè)備對體積和功耗要求十分苛刻，限制了DSP芯片的使用。DSP本身功耗相對比較大，電池供電將難以滿足設(shè)備的一定續(xù)航時(shí)間的要求，不利于外出攜帶。另外DSP組成的系統(tǒng)不利于后期系統(tǒng)的擴(kuò)展，比如擴(kuò)展音頻采集通道數(shù)量，以及添加一些音頻處理算法等。

發(fā)明內(nèi)容

本發(fā)明的目的在于，針對上述問題，提出一種基于ARM和FPGA的便攜式多通道音頻數(shù)據(jù)采集器，以實(shí)現(xiàn)功耗小且便于攜帶的優(yōu)點(diǎn)。

為實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案是：

一種基于ARM和FPGA的便攜式多通道音頻數(shù)據(jù)采集器，包括信號調(diào)理模塊、ADC轉(zhuǎn)換模塊、FPGA采集處理模塊、SDRAM?數(shù)據(jù)緩沖模塊、ARM控制處理模塊和SD卡接口模塊，所述信號調(diào)理模塊的輸入端連接音頻輸入裝置，所述信號調(diào)理模塊的輸出端連接ADC轉(zhuǎn)換模塊的輸入端，所述ADC轉(zhuǎn)換模塊的輸出端連接FPGA采集處理模塊的輸入端，所述FPGA采集處理模塊和SDRAM?數(shù)據(jù)緩沖模塊連接，且該FPGA采集處理模塊和ARM控制處理模塊連接，所述ARM控制處理模塊上連接SD卡接口模塊。

進(jìn)一步的，所述ADC轉(zhuǎn)換模塊采用CS5341芯片，所述FPGA采集處理模塊采用EP4CE22芯片，所述ARM控制處理模塊采用STM32F103芯片。

進(jìn)一步的，所述EP4CE22芯片和CS5341芯片的三個(gè)時(shí)鐘信號管腳mclk、sclk和lrclk間分別串聯(lián)電阻R16、電阻R18和電阻R19，CS5341芯片的FLLT+管腳和REF_GND管腳間并聯(lián)電容C14和電容C15。

進(jìn)一步的，所述電容C15大小為0.01μF。

進(jìn)一步的，所述信號調(diào)理模塊對輸入的音頻信號進(jìn)行幅度調(diào)整、阻抗變換以及直流偏置設(shè)置，使音頻信號滿足?ADC轉(zhuǎn)換模塊的數(shù)據(jù)采集要求；

所述FPGA采集處理模塊控制ADC轉(zhuǎn)換模塊進(jìn)行音頻采集，并將采集到的數(shù)據(jù)緩存到SDRAM?數(shù)據(jù)緩沖模塊中，F(xiàn)PGA采集處理模塊的內(nèi)部邏輯電路產(chǎn)生寫入和讀出地址；

當(dāng)SDRAM?數(shù)據(jù)緩沖模塊中的音頻數(shù)據(jù)存儲(chǔ)到設(shè)定的數(shù)據(jù)幀長度時(shí)，由FPGA采集處理模塊計(jì)數(shù)產(chǎn)生一個(gè)中斷信號，觸發(fā)ARM控制處理模塊讀取音頻數(shù)據(jù)。

本發(fā)明的技術(shù)方案具有以下有益效果：

本發(fā)明各的技術(shù)方案，使用了高集成度的ARM處理器和FPGA芯片，電路板的面積大大減小，從而將整個(gè)系統(tǒng)放置在一個(gè)較小的機(jī)箱中，利于系統(tǒng)的便攜性。而ARM處理器和FPGA芯片同時(shí)降低了功耗。從而達(dá)到功耗小且便于攜帶的目的。

附圖說明

圖1和圖2為本發(fā)明實(shí)施例所述的基于ARM和FPGA的便攜式多通道音頻數(shù)據(jù)采集器的原理框圖；

圖3和圖7為本發(fā)明實(shí)施例所述的基于ARM和FPGA的便攜式多通道音頻數(shù)據(jù)采集器的FPGA與CS5341的電氣連接示意圖；

圖4為本發(fā)明實(shí)施例所述的基于ARM和FPGA的便攜式多通道音頻數(shù)據(jù)采集器的FPGA與ARM的電氣連接示意圖；

圖5為本發(fā)明實(shí)施例所述的基于ARM和FPGA的便攜式多通道音頻數(shù)據(jù)采集器的ARM和SD卡的電氣連接示意圖；