[發(fā)明專利]CMOS晶體管的形成方法在審
| 申請(qǐng)?zhí)枺?/td> | 201310612561.2 | 申請(qǐng)日: | 2013-11-26 |
| 公開(kāi)(公告)號(hào): | CN104681489A | 公開(kāi)(公告)日: | 2015-06-03 |
| 發(fā)明(設(shè)計(jì))人: | 三重野文健 | 申請(qǐng)(專利權(quán))人: | 中芯國(guó)際集成電路制造(上海)有限公司 |
| 主分類號(hào): | H01L21/8238 | 分類號(hào): | H01L21/8238;H01L21/28 |
| 代理公司: | 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227 | 代理人: | 駱蘇華 |
| 地址: | 201203 *** | 國(guó)省代碼: | 上海;31 |
| 權(quán)利要求書(shū): | 查看更多 | 說(shuō)明書(shū): | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | cmos 晶體管 形成 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域,特別涉及一種CMOS晶體管的形成方法。
背景技術(shù)
隨著半導(dǎo)體器件集成度的不斷提高,技術(shù)節(jié)點(diǎn)的降低,傳統(tǒng)的柵介質(zhì)層不斷變薄,晶體管漏電量隨之增加,引起半導(dǎo)體器件功耗浪費(fèi)等問(wèn)題。為解決上述問(wèn)題,現(xiàn)有技術(shù)提供一種將金屬柵極替代多晶硅柵極的解決方案。其中,“后柵(gate?last)”工藝為形成高K金屬柵極晶體管的一個(gè)主要工藝。
現(xiàn)有采用后柵極工藝形成高K金屬柵極晶體管的方法,包括:提供半導(dǎo)體襯底,所述半導(dǎo)體襯底上形成有偽柵結(jié)構(gòu)和位于所述半導(dǎo)體襯底上并覆蓋所述偽柵結(jié)構(gòu)的層間介質(zhì)層,所述偽柵結(jié)構(gòu)包括位于所述半導(dǎo)體襯底表面的偽柵介質(zhì)層和所述偽柵介質(zhì)層表面的偽柵極,所述層間介質(zhì)層的表面與偽柵結(jié)構(gòu)表面齊平;去除所述偽柵結(jié)構(gòu)后形成凹槽;在所述凹槽內(nèi)依次形成高K柵介質(zhì)層和金屬層,所述金屬層填充滿溝槽,作為晶體管的金屬柵極。
為了滿足高性能器件的需要,金屬柵還應(yīng)該具有柵極功函數(shù)調(diào)節(jié)能力。在金屬柵電極和柵介質(zhì)層之間會(huì)形成單層或者多層的功函數(shù)層,用來(lái)調(diào)節(jié)NMOS晶體管或者PMOS晶體管的閾值電壓。PMOS晶體管和NMOS晶體管的柵極功函數(shù)不一樣,所以CMOS晶體管中,往往需要針對(duì)NMOS晶體管和PMOS晶體管分別形成不同的功函數(shù)層。通常,現(xiàn)有技術(shù)同時(shí)在NMOS晶體管和PMOS晶體管形成相同的功函數(shù)層,所述功函數(shù)層包括NMOS晶體管和PMOS晶體管之間通用功函數(shù)層,以及針對(duì)PMOS晶體管的功函數(shù)層;然后再在PMOS晶體管區(qū)域的功函數(shù)層上形成掩膜層,以所述掩膜層為掩膜,去除NMOS區(qū)域上的PMOS功函數(shù)層,從而使NMOS晶體管和PMOS晶體管具有不同的功函數(shù)層。現(xiàn)有技術(shù)中通常采用光刻膠或者底部抗反射層等有機(jī)材料作為掩膜層的材料,以提高填充效果。但是有機(jī)材料很難去除干凈,所以在后續(xù)去除所述掩膜層時(shí),會(huì)有掩膜層材料殘留,影響后續(xù)工藝中形成的柵極的質(zhì)量,影響CMOS晶體管的性能。
所以,現(xiàn)有技術(shù)形成的CMOS晶體管的性能有待進(jìn)一步的提高。
發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是提供CMOS晶體管的形成方法,提高CMOS晶體管的性能。
為解決上述問(wèn)題,本發(fā)明提供一種CMOS晶體管的形成方法,包括:提供半導(dǎo)體襯底,所述半導(dǎo)體襯底包括NMOS區(qū)域和PMOS區(qū)域,所述半導(dǎo)體襯底表面具有介質(zhì)層,所述NMOS區(qū)域表面的介質(zhì)層內(nèi)具有第一凹槽,所述PMOS區(qū)域表面的介質(zhì)層內(nèi)具有第二凹槽;在所述第一凹槽和第二凹槽的內(nèi)壁表面以及介質(zhì)層表面依次形成柵介質(zhì)材料層、位于柵介質(zhì)材料層表面的第一金屬層、位于所述第一金屬層表面的第二金屬層、位于所述第二金屬層表面的第三金屬層;形成填充所述第一凹槽和第二凹槽的覆蓋材料層,所述覆蓋材料層的材料為絕緣介質(zhì)材料;去除NMOS區(qū)域上的覆蓋材料層;去除第二凹槽內(nèi)部分厚度的覆蓋材料層,形成覆蓋層,使所述第二凹槽內(nèi)的覆蓋層的表面低于介質(zhì)層的表面;以所述覆蓋層為掩膜,去除第一凹槽內(nèi)、介質(zhì)層上方以及所述覆蓋層上方的第二凹槽內(nèi)的第三金屬層、第二金屬層;去除所述覆蓋層,然后在所述第一凹槽內(nèi)形成第一柵極,在第二凹槽內(nèi)形成第二柵極。
可選的,采用濺射工藝形成所述覆蓋材料層。
可選的,所述濺射工藝采用單晶硅作為靶材,氧氣作為反應(yīng)氣體,氬氣為濺射氣體,沉積溫度為10℃~50℃,氧氣的流速為1sccm~2000sccm,氬氣的流速為1sccm~2000sccm。
可選的,采用物理氣相沉積工藝、化學(xué)氣相沉積工藝或原子層沉積工藝形成所述覆蓋材料層。
可選的,采用原子層沉積工藝或化學(xué)氣相沉積工藝形成所述柵介質(zhì)材料層、第一金屬層、第二金屬層和第三金屬層。
可選的,所述第一金屬層的材料為T(mén)iN。
可選的,所述第二金屬層的材料為T(mén)aN。
可選的,所述第三金屬層的材料為T(mén)iN。
可選的,所述第二金屬層的材料與第一金屬層的材料不相同。
可選的,所述第三金屬層的材料與第一金屬層的材料相同。
可選的,所述覆蓋材料層還覆蓋所述介質(zhì)層上的第三金屬層表面。
可選的,所述覆蓋材料層的材料為SiO2、SiN、SiON或SiCN。
可選的,所述掩膜層的材料為光刻膠或底部抗發(fā)射材料。
可選的,所述覆蓋層的表面距離半導(dǎo)體襯底表面的距離為第二凹槽深度的1/2~3/4。
可選的,采用濕法刻蝕工藝刻蝕所述第三金屬層和第二金屬層。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國(guó)際集成電路制造(上海)有限公司;,未經(jīng)中芯國(guó)際集成電路制造(上海)有限公司;許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買(mǎi)此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310612561.2/2.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門(mén)適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門(mén)適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過(guò)程中的測(cè)試或測(cè)量
H01L21-67 .專門(mén)適用于在制造或處理過(guò)程中處理半導(dǎo)體或電固體器件的裝置;專門(mén)適合于在半導(dǎo)體或電固體器件或部件的制造或處理過(guò)程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 一種數(shù)據(jù)庫(kù)讀寫(xiě)分離的方法和裝置
- 一種手機(jī)動(dòng)漫人物及背景創(chuàng)作方法
- 一種通訊綜合測(cè)試終端的測(cè)試方法
- 一種服裝用人體測(cè)量基準(zhǔn)點(diǎn)的獲取方法
- 系統(tǒng)升級(jí)方法及裝置
- 用于虛擬和接口方法調(diào)用的裝置和方法
- 線程狀態(tài)監(jiān)控方法、裝置、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)
- 一種JAVA智能卡及其虛擬機(jī)組件優(yōu)化方法
- 檢測(cè)程序中方法耗時(shí)的方法、裝置及存儲(chǔ)介質(zhì)
- 函數(shù)的執(zhí)行方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)





