[發(fā)明專利]基于FPGA的DSPACE的三電平脈沖擴(kuò)展的控制方法及其裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201310607703.6
• 申請(qǐng)日: 2013-11-26
• 公開（公告）號(hào): CN103607130A
• 公開（公告）日: 2014-02-26
• 發(fā)明（設(shè)計(jì)）人: 譚國(guó)俊;張傳金;張曉;張輝;王珂;李江成
• 申請(qǐng)（專利權(quán)）人: 徐州中礦大傳動(dòng)與自動(dòng)化有限公司
• 主分類號(hào): H02M7/483
• 分類號(hào): H02M7/483
• 代理公司: 徐州支點(diǎn)知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 32244
• 代理人: 劉新合

1.一種基于FPGA的DSPACE的三電平脈沖擴(kuò)展的控制方法，其特征在于：窄脈沖消除分為兩種情形，橋臂第一管和橋臂第二管，且其消除的步驟為：

A、一相橋臂第一管窄脈沖處理：

（1）將FPGA敏感事件設(shè)置為系統(tǒng)時(shí)鐘上升沿觸發(fā)方式，當(dāng)FPGA檢測(cè)到系統(tǒng)時(shí)鐘上升沿時(shí)系統(tǒng)進(jìn)步驟2，當(dāng)系統(tǒng)時(shí)鐘為其他狀態(tài)下系統(tǒng)進(jìn)入步驟5；

（2）判斷當(dāng)前時(shí)鐘周期第一管脈沖信號(hào)st1_n是否為高電平狀態(tài)且上一個(gè)時(shí)鐘周期第一管脈沖信號(hào)st1_n-1是否為低電平狀態(tài)，當(dāng)在某一系統(tǒng)時(shí)鐘周期內(nèi)同時(shí)滿足st1_n為高電平狀態(tài)、st1_n-1為低電平狀態(tài)進(jìn)入步驟3，當(dāng)st1_n、st1_n-1為其他組合電平狀態(tài)進(jìn)入步驟5；

（3）判斷當(dāng)前時(shí)鐘周期DS5101輸出的占空比恒為0%的參考脈沖信號(hào)stc0_n是否為高電平狀態(tài)，當(dāng)stc0_n為高電平狀態(tài)進(jìn)入步驟4，當(dāng)stc0_n為低電平狀態(tài)進(jìn)入步驟5；

（4）將第一管脈沖信號(hào)拉低為低電平，消除占空比為0%的脈沖信號(hào)的高電平窄脈沖；

（5）輸出第一管脈沖信號(hào)；

B、一相橋臂第二管窄脈沖處理：

（1）將FPGA敏感事件設(shè)置為系統(tǒng)時(shí)鐘上升沿觸發(fā)方式，當(dāng)FPGA檢測(cè)到系統(tǒng)時(shí)鐘上升沿時(shí)系統(tǒng)進(jìn)步驟2，當(dāng)系統(tǒng)時(shí)鐘為其他狀態(tài)下系統(tǒng)進(jìn)入步驟5；

（2）判斷當(dāng)前時(shí)鐘周期第二管脈沖信號(hào)st2_n是否為低電平狀態(tài)且上一個(gè)時(shí)鐘周期第二管脈沖信號(hào)st2_n-1是否為高電平狀態(tài)，當(dāng)在某一系統(tǒng)時(shí)鐘周期內(nèi)同時(shí)滿足st2_n為低電平狀態(tài)、st2_n-1為高電平狀態(tài)進(jìn)入步驟3，當(dāng)st2_n、st2_n-1為其他組合電平狀態(tài)進(jìn)入步驟5；

（3）判斷當(dāng)前時(shí)鐘周期DS5101輸出的占空比為100%的參考脈沖信號(hào)stc100_n是否為低電平狀態(tài)，當(dāng)stc100_n為低電平狀態(tài)進(jìn)入步驟4，當(dāng)stc100_n為高電平狀態(tài)進(jìn)入步驟5；

（4）將第二管脈沖信號(hào)拉高為高電平，消除占空比為100%的脈沖信號(hào)的低電平窄脈沖；

（5）輸出第二管脈沖信號(hào)。

2.一種基于FPGA的DSPACE的三電平脈沖擴(kuò)展的控制裝置，其特征在于：包括接口轉(zhuǎn)換電路（10）、基于FPGA的脈沖信號(hào)處理單元（20）、供電電源電路（30）、驅(qū)動(dòng)電路（40）；DSPACE的DS5101數(shù)字脈沖板卡的脈沖波形輸入至接口轉(zhuǎn)換電路（10），接口轉(zhuǎn)換電路（10）通過邏輯電平匹配將脈沖信號(hào)送入基于FPGA的脈沖信號(hào)處理單元（20），對(duì)脈沖信號(hào)進(jìn)行必要的處理后將符合驅(qū)動(dòng)要求的脈沖信號(hào)送入驅(qū)動(dòng)電路（40），供電電源電路（30）給基于FPGA的脈沖信號(hào)處理單元（20）提供電源。

3.根據(jù)權(quán)利要求2所述的基于FPGA的DSPACE的三電平脈沖擴(kuò)展的控制裝置，其特征在于：基于FPGA的脈沖信號(hào)處理單元（20）由窄脈沖消除單元、死區(qū)設(shè)置單元和功率模塊保護(hù)單元組成，脈沖信號(hào)經(jīng)由窄脈沖消除單元使脈沖占空比達(dá)到0%和100%,然后通過死區(qū)設(shè)置單元加入保護(hù)功率模塊的死區(qū)，最后通過功率模塊保護(hù)單元送出。