[發(fā)明專利]通過(guò)時(shí)鐘信號(hào)速率調(diào)整的信號(hào)流控制

有效

• 申請(qǐng)?zhí)枺?/td>: 201310607286.5
• 申請(qǐng)日: 2013-10-09
• 公開(kāi)（公告）號(hào): CN103713591A
• 公開(kāi)（公告）日: 2014-04-09
• 發(fā)明（設(shè)計(jì)）人: G·W·巴克勒爾;D·W·孟德?tīng)?/a>
• 申請(qǐng)（專利權(quán)）人: 阿爾特拉公司
• 主分類號(hào): G05B19/418
• 分類號(hào): G05B19/418
• 代理公司: 北京紀(jì)凱知識(shí)產(chǎn)權(quán)代理有限公司 11245
• 代理人: 趙蓉民

本申請(qǐng)要求于2012年10月9日提交的美國(guó)專利申請(qǐng)NO.13／648,146的優(yōu)先權(quán)，其全部?jī)?nèi)容通過(guò)引用合并于此。

技術(shù)領(lǐng)域

本發(fā)明涉及電子器件，并且更特別地涉及具有信號(hào)發(fā)送電路和信號(hào)接收電路的電子器件。

背景技術(shù)

信號(hào)發(fā)送和接收是電子器件內(nèi)的電路之間以及不同電子器件內(nèi)的電路之間進(jìn)行通信的基礎(chǔ)。例如，涉及線路協(xié)議的系統(tǒng)如Ethernet或Interlaken可以被用于從一個(gè)電子器件向另一電子器件發(fā)送信息，而由電子器件執(zhí)行的算法操作可能涉及電子器件上的各種處理級(jí)之間的信息流。在這兩種情形下，頻繁發(fā)生如下情況，即信號(hào)接收電路一時(shí)沒(méi)有準(zhǔn)備好接受附加數(shù)據(jù)并且需要將該信息傳送給信號(hào)發(fā)送電路，以使其臨時(shí)暫停新數(shù)據(jù)的發(fā)送。

常規(guī)體系架構(gòu)已經(jīng)通過(guò)向信號(hào)發(fā)送電路廣播保持指令來(lái)解決這一問(wèn)題。然后信號(hào)發(fā)送電路將信號(hào)發(fā)送每次保持多個(gè)離散時(shí)鐘周期。例如，可以通過(guò)中斷時(shí)鐘信號(hào)而完全禁能信號(hào)發(fā)送。通過(guò)將未使用的數(shù)據(jù)周期引入所發(fā)送的信號(hào)中，其他體系架構(gòu)可以選擇繼續(xù)發(fā)送數(shù)據(jù)并處理來(lái)自接收電路的暫停請(qǐng)求。由于多種原因，這是有問(wèn)題的。例如，在正確的時(shí)間發(fā)送電路失效而導(dǎo)致停止發(fā)送數(shù)據(jù)是錯(cuò)誤行為的共同起源。如果信號(hào)發(fā)送中斷發(fā)生太遲，則接收電路可能在其并未準(zhǔn)備好時(shí)接收數(shù)據(jù)，實(shí)際上導(dǎo)致數(shù)據(jù)損失。作為替代，如果信號(hào)發(fā)送中斷發(fā)生太早，則接收電路可能接收并處理無(wú)效數(shù)據(jù)，實(shí)際上導(dǎo)致接收電路中的錯(cuò)誤行為。

也可能發(fā)生這樣的情況，即信號(hào)接收電路處理進(jìn)入的數(shù)據(jù)快于發(fā)送電路發(fā)送數(shù)據(jù)。然后信號(hào)接收電路將會(huì)空閑直至新數(shù)據(jù)被信號(hào)發(fā)送電路發(fā)送。

發(fā)明內(nèi)容

一種電子器件可以包括基于時(shí)鐘信號(hào)生成信號(hào)的第一電路。該電子器件可以包括從該第一電路接收信號(hào)并生成指示其當(dāng)前處理能力的狀態(tài)信號(hào)的第二電路。該電子器件可以包括從該第二電路接收狀態(tài)信號(hào)并且基于所接收的狀態(tài)信號(hào)調(diào)整該第一電路的時(shí)鐘信號(hào)的控制電路。可以使用可編程的或?qū)Ｓ玫幕ミB資源來(lái)分配該時(shí)鐘信號(hào)。

應(yīng)當(dāng)理解本發(fā)明能通過(guò)多種方式實(shí)施，例如作為處理方法、裝置、系統(tǒng)、器件、計(jì)算機(jī)可讀介質(zhì)上的指令或上述各項(xiàng)的任何期望組合。本發(fā)明的若干創(chuàng)造性實(shí)施例在下文描述。

如果需要，上述電子器件可以包括從控制電路接收控制信號(hào)并生成經(jīng)調(diào)整的時(shí)鐘信號(hào)的可調(diào)整時(shí)鐘信號(hào)發(fā)生電路。

該可調(diào)整時(shí)鐘信號(hào)發(fā)生電路可以使用可編程鎖相環(huán)(PLL)電路或可編程延遲鎖相環(huán)(DLL)電路(作為示例)。如果需要，可以使用多個(gè)固定速率時(shí)鐘信號(hào)和用于選擇合適的時(shí)鐘信號(hào)的多路復(fù)用器或者選擇性地禁能時(shí)鐘信號(hào)的使能電路。

本發(fā)明的進(jìn)一步特征、其特性和各種優(yōu)點(diǎn)將從附圖和優(yōu)選實(shí)施例的以下詳細(xì)說(shuō)明體現(xiàn)得更明顯。

附圖說(shuō)明

圖1是根據(jù)本發(fā)明實(shí)施例的互連器件的說(shuō)明性系統(tǒng)的示意圖。

圖2是根據(jù)本發(fā)明實(shí)施例的互連集成電路的說(shuō)明性示意圖。

圖3是根據(jù)本發(fā)明實(shí)施例的說(shuō)明性可編程集成電路如可編程邏輯器件的示意圖。

圖4是根據(jù)本發(fā)明實(shí)施例的具有多個(gè)處理級(jí)和可調(diào)整時(shí)鐘發(fā)生電路的說(shuō)明性系統(tǒng)的示意圖。

圖5是根據(jù)本發(fā)明實(shí)施例的具有可配置為使能和禁能時(shí)鐘信號(hào)的使能電路的說(shuō)明性可調(diào)整時(shí)鐘發(fā)生電路的示意圖。

圖6是根據(jù)本發(fā)明實(shí)施例的具有可配置為選擇期望的時(shí)鐘信號(hào)的多路復(fù)用電路的說(shuō)明性可調(diào)整時(shí)鐘發(fā)生電路的示意圖。

圖7是根據(jù)本發(fā)明實(shí)施例的具有可配置為生成可調(diào)整時(shí)鐘信號(hào)的可編程鎖相環(huán)電路的說(shuō)明性可調(diào)整時(shí)鐘發(fā)生電路的示意圖。

圖8是根據(jù)本發(fā)明實(shí)施例的具有用于根據(jù)控制電路的引導(dǎo)來(lái)調(diào)整它們的時(shí)鐘信號(hào)的可調(diào)整時(shí)鐘發(fā)生電路的說(shuō)明性數(shù)據(jù)發(fā)送和數(shù)據(jù)接收電路的示意圖。

圖9是根據(jù)本發(fā)明實(shí)施例的用于解釋響應(yīng)于接收的狀態(tài)信號(hào)而調(diào)整時(shí)鐘信號(hào)的簡(jiǎn)化流程圖。

具體實(shí)施方式

電子器件或系統(tǒng)可以包括信號(hào)發(fā)送電路和信號(hào)接收電路。當(dāng)信號(hào)接收電路接近或超出其處理能力的上限或下限時(shí)，可能期望信號(hào)接收電路能夠?qū)㈥P(guān)于當(dāng)前狀態(tài)的信息傳回到信號(hào)發(fā)送電路，從而信號(hào)發(fā)送電路可以相應(yīng)地調(diào)整信號(hào)發(fā)送速率。例如，信號(hào)發(fā)送電路可以以增加的或減少的數(shù)據(jù)發(fā)送速率發(fā)送新數(shù)據(jù)。

響應(yīng)于接收到這樣的信息，可能期望信號(hào)發(fā)送電路加速、減速或中斷信號(hào)發(fā)送。例如，數(shù)據(jù)發(fā)送速率可以被增加或減少至適應(yīng)信號(hào)接收電路的當(dāng)前處理能力。類似地，可能期望信號(hào)接收電路加速、減速或中斷其信號(hào)處理操作。