[發(fā)明專利]用于高壓集成電路的過壓保護(hù)電路

在審

• 申請?zhí)枺?/td>: 201310603360.6
• 申請日: 2013-11-25
• 公開（公告）號: CN104578025A
• 公開（公告）日: 2015-04-29
• 發(fā)明（設(shè)計）人: 謝正開
• 申請（專利權(quán)）人: 峰岹科技（深圳）有限公司
• 主分類號: H02H9/04
• 分類號: H02H9/04
• 代理公司: 深圳市合道英聯(lián)專利事務(wù)所(普通合伙) 44309
• 代理人: 廉紅果

技術(shù)領(lǐng)域

本發(fā)明涉及一種高壓集成電路，具體是指用于高壓集成電路的過壓保護(hù)電路。

背景技術(shù)

高壓集成電路（HVIC）是一種帶有欠壓保護(hù)、邏輯控制等功能的柵極驅(qū)動電路，它將電力電子與半導(dǎo)體技術(shù)相結(jié)合，逐漸取代傳統(tǒng)的分立元件，越來越多地被應(yīng)用在大功率IGBT、MOSFET等驅(qū)動領(lǐng)域。

高壓集成電路應(yīng)用系統(tǒng)通常由高壓集成電路、功率器件、外圍電阻電容電感等構(gòu)成。高壓集成電路的輸入電源VCC通常由非隔離電源提供，但常常會受到市電、輸出負(fù)載等因素的影響而存在過壓的危險。為了防止輸入電源VCC過大而引起高壓集成電路的損壞、系統(tǒng)的失效，就必須設(shè)法確保輸入電源VCC不會超過預(yù)定的值，并且在輸入電源VCC達(dá)到一定值時使高壓集成電路過壓保護(hù)電路工作，產(chǎn)生釋放通道，降低VCC電壓，確保高壓集成電路的安全，確保系統(tǒng)的安全工作。

為了解決上述問題，現(xiàn)有的做法通常是在高壓集成電路內(nèi)部的輸入電源端口接一個齊納二極管到電源地，利用齊納二極管的齊納電壓，將輸入電源VCC鉗位在一個固定值，從而達(dá)到防止輸入電源VCC過大的目的。這種方法雖能夠簡單地保證輸入電源VCC不會超過預(yù)定值，但其缺點(diǎn)是：一旦有大電流流過齊納二極管，則該齊納二極管便容易燒毀，其可靠性不高；同時，一旦輸入電源VCC出現(xiàn)過沖電壓，則也容易燒毀電路。因此，傳統(tǒng)方法的局限性很強(qiáng)，不適于廣泛推廣和應(yīng)用。

發(fā)明內(nèi)容

本發(fā)明的目的在于克服目前高壓集成電路的輸入電源過大時，不能有效防止其擊穿或損壞的缺陷，提供一種結(jié)構(gòu)簡單，能有效防止高壓集成電路被擊穿或損壞的用于高壓集成電路的過壓保護(hù)電路。

本發(fā)明的目的通過下述技術(shù)方案實現(xiàn)：用于高壓集成電路的過壓保護(hù)電路，主要由PMOS晶體管Ⅰ，串接在一起的PMOS晶體管Ⅱ和NMOS晶體管Ⅰ，柵極與PMOS晶體管Ⅱ和NMOS晶體管Ⅰ的連接點(diǎn)相連接、漏極分別與PMOS晶體管Ⅱ和PMOS晶體管Ⅰ的源極相連接、而源極則與NMOS晶體管Ⅰ的源極相連接的NMOS晶體管Ⅱ，以及串接在NMOS晶體管Ⅰ的源極與PMOS晶體管Ⅰ的漏極之間的齊納二極管組組成；且所述PMOS晶體管Ⅱ的柵極與PMOS晶體管Ⅰ的漏極相連接。

進(jìn)一步地，所述齊納二極管組由一個以上的齊納二極管同向順次串接而成，且所述PMOS晶體管Ⅰ的漏極和PMOS晶體管Ⅱ的柵極均與該齊納二極管組的陰極相連接，而NMOS晶體管Ⅰ的源極與NMOS晶體管Ⅱ的源極則均與齊納二極管組的陽極相連接后再接地。

根據(jù)實際需求，所述齊納二極管的數(shù)量為一個、兩個、三個或四個。

為了較好的實現(xiàn)本發(fā)明，在PMOS晶體管Ⅱ的漏極與源極之間還串接有電容C1，而在NMOS晶體管Ⅰ的柵極處還串接有電阻R。

同時，在PMOS晶體管Ⅰ的源極處設(shè)有由電感L、電容C2和二極管D所構(gòu)成的高壓集成電路外部器件電路，且所述電感L與電容C2串接后再與二極管D相并聯(lián)，而PMOS晶體管Ⅰ的源極則與電感L與電容C2的連接的點(diǎn)相連接。

本發(fā)明較現(xiàn)有技術(shù)相比具有以下優(yōu)點(diǎn)及有益效果：

（1）本發(fā)明整體電路結(jié)構(gòu)較為簡單，只需適當(dāng)?shù)脑黾踊驕p少齊納二極管的齊納電壓和個數(shù)，便能夠輕松地實現(xiàn)高壓集成電路的過壓保護(hù)、輸入電源VCC的鉗位、輸入電源VCC的靜電釋放保護(hù)等功能，其性能非常穩(wěn)定。

（2）本發(fā)明由電容C1和PMOS晶體管Ⅱ能有效的濾掉輸入電源VCC過沖電壓，從而無需額外增加濾波電路來濾除輸入電源VCC過沖電壓，大大降低了高壓集成電路的復(fù)雜程度。

（3）本發(fā)明由NMOS晶體管Ⅱ構(gòu)成了有效的輸入電源靜電釋放保護(hù)電路，從而無需額外增加靜電釋放保護(hù)電路便可監(jiān)控輸入電源的過壓情況，大大降低了高壓集成電路的復(fù)雜程度。

附圖說明

圖1為本發(fā)明的電路結(jié)構(gòu)原理圖。

圖2為本發(fā)明具有一個齊納二極管時的結(jié)構(gòu)示意圖。

圖3為本發(fā)明具有兩個齊納二極管時的結(jié)構(gòu)示意圖。

圖4為本發(fā)明具有三個齊納二極管時的結(jié)構(gòu)示意圖。

圖5為本發(fā)明具有四個齊納二極管時的結(jié)構(gòu)示意圖。

圖6為本發(fā)明電源電壓VCC過壓鉗位示意圖。

圖7為本發(fā)明電源電壓VCC過沖濾波電路示意圖。

以上附圖中的附圖標(biāo)記名稱為：

101—PMOS晶體管Ⅰ，102—PMOS晶體管Ⅱ，103—NMOS晶體管Ⅰ，104—NMOS晶體管Ⅱ，105—齊納二極管組，106—高壓集成電路外部器件電路。

具體實施方式