[發明專利]電阻式存儲元件及其操作方法在審
| 申請號: | 201310593514.8 | 申請日: | 2013-11-21 |
| 公開(公告)號: | CN104659203A | 公開(公告)日: | 2015-05-27 |
| 發明(設計)人: | 張文岳 | 申請(專利權)人: | 華邦電子股份有限公司 |
| 主分類號: | H01L45/00 | 分類號: | H01L45/00;G11C13/00 |
| 代理公司: | 隆天知識產權代理有限公司 72003 | 代理人: | 李昕巍;趙根喜 |
| 地址: | 中國臺灣臺*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 電阻 存儲 元件 及其 操作方法 | ||
技術領域
本發明是有關于一種半導體組件及其操作方法,且特別是有關于一種電阻式存儲元件及其操作方法。
背景技術
非易失性存儲體具有存入的數據在斷電后也不會消失的優點,因此是許多電器產品維持正常操作所必備的存儲元件。目前,電阻式隨機存取存儲體(resistive?random?access?memory,RRAM)是業界積極發展的一種非易失性存儲體,其具有寫入操作電壓低、寫入抹除時間短、記憶時間長、非破壞性讀取、多狀態記憶、結構簡單以及所需面積小等優點,在未來個人計算機和電子設備上極具應用潛力。
在電阻式隨機存取存儲體(RRAM)中,藉由施加電流脈沖(current?pulse)及轉換電壓(conversion?voltage)來改變可變電阻層的狀態,以根據不同的電阻值于設定狀態(SET?state)與重設狀態(RESET?state)之間切換。根據對應于不同電阻值的設定狀態及重設狀態,于存儲體中紀錄數值「0」及「1」。然而,由于需要較高的電阻準確度,傳統的RRAM實際上不容易作為多階存儲體(multi-level?memory)使用。
發明內容
有鑒于此,本發明提供一種電阻式存儲元件及其操作方法,其中每一個存儲單元具有至少三個電阻狀態,故可應用于多階存儲體的操作。
本發明提供一種電阻式存儲元件,包括多條隔離結構、多條字符線、導電層、多個可變電阻區塊以及多條位線。多條隔離結構配置于襯底中且沿第一方向延伸,其中主動區域的寬度沿第一方向呈周期變化。多條字符線配置于襯底上且沿第二方向延伸。第二方向與第一方向不同。至少一摻雜區配置于相鄰的兩條字符線之間的襯底中。導電層配置于字符線上。導電層具有多個導電區塊以及沿第二方向延伸的多條導線,至少一導電區塊配置于相鄰的兩條導線之間,且導線以及導電區塊與摻雜區電性連接。多個可變電阻區塊分別配置于導電區塊上并與導電區塊電性連接。沿第一方向延伸的多條位線配置于導電層上且與可變電阻區塊電性連接。
在本發明的一實施例中,上述字符線包括交替配置的多條第一字符線與多條第二字符線。
本發明另提出一種電阻式存儲元件的操作方法,用以操作如上所述的電阻式存儲元件,上述操作方法包括:當于第一設定模式時,施加0V電壓至第一字符線,施加第一交流電壓至第二字符線,施加第二交流電壓至位線,施加0V電壓至襯底,施加0V電壓至導線。
在本發明的一實施例中,上述操作方法更包括:當于第二設定模式時,施加第三交流電壓至第一字符線,施加0V電壓至第二字符線,施加第二交流電壓至位線,施加0V電壓至襯底,施加0V電壓至導線。
在本發明的一實施例中,上述操作方法更包括:當于第三設定模式時,施加第三交流電壓至第一字符線,施加第一交流電壓至第二字符線,施加第二交流電壓至位線,施加0V電壓至襯底,施加0V電壓至導線。
在本發明的一實施例中,上述操作方法更包括:當于重設模式時,施加第五交流電壓至第一字符線,施加第六交流電壓至第二字符線,施加0V電壓至位線,施加0V電壓至襯底,施加第四交流電壓至導線。
本發明又提出一種電阻式存儲元件,包括多個存儲單元,且每一個存儲單元包括二個柵極、一個漏極節點、可變電阻區塊、導體層以及二個源極節點。二個柵極具有不同的通道寬度。漏極節點位于柵極之間。可變電阻區塊電性連接至漏極節點。導體層電性連接至可變電阻區塊。二個源極節點分別位于柵極的外側。
基于上述,在本發明的電阻式存儲元件中,每一個存儲單元具有2T1R(two?transistors?and?one?resistor)的結構,且經操作可具有至少三個電阻狀態,故可應用于多階存儲體的操作。
為讓本發明的上述特征和優點能更明顯易懂,下文特舉實施例,并配合附圖作詳細說明如下。
附圖說明
圖1為依據本發明第一實施例所繪示的電阻式存儲元件的上視示意圖。
圖2A為沿圖1的I-I'線所繪示的剖面示意圖。
圖2B為沿圖1的II-II'線所繪示的剖面示意圖。
圖2C為沿圖1的III-III'線所繪示的剖面示意圖。
圖3為示意性地繪示第一實施例的電阻式存儲元件的電流累積圖(cumulated?plot)。
圖4為依據本發明第二實施例所繪示的電阻式存儲元件的上視示意圖。
圖5為示意性地繪示第二實施例的電阻式存儲元件的電流累積圖。
其中,附圖標記說明如下:
10、20:電阻式存儲元件
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于華邦電子股份有限公司;,未經華邦電子股份有限公司;許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310593514.8/2.html,轉載請聲明來源鉆瓜專利網。





