[發明專利]低翹曲度的半導體襯底的制備方法有效
| 申請號: | 201310590120.7 | 申請日: | 2013-11-22 |
| 公開(公告)號: | CN103560106B | 公開(公告)日: | 2017-01-18 |
| 發明(設計)人: | 葉斐;陳猛;陳國興 | 申請(專利權)人: | 上海新傲科技股份有限公司 |
| 主分類號: | H01L21/762 | 分類號: | H01L21/762 |
| 代理公司: | 上海翼勝專利商標事務所(普通合伙)31218 | 代理人: | 孫佳胤,翟羽 |
| 地址: | 201821 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 曲度 半導體 襯底 制備 方法 | ||
技術領域
本發明涉及絕緣體上硅襯底的制備方法,尤其涉及一種低翹曲度的半導體襯底的制備方法。
背景技術
在SOI晶片制作過程中,器件層表面的氧化層需要被腐蝕掉。在腐蝕氧化層的過程中會將支撐襯底背面絕緣層同時去除導致硅片翹曲度較大。如圖1A所示,支撐襯底100的第一表面具有器件層110及位于器件層110上方的氧化層120,支撐襯底100與第一表面相對的第二表面具有絕緣層130,當采用腐蝕的方法去除氧化層120時,由于腐蝕液濺射或流動,則會使得絕緣層130會同時被腐蝕去除,導致半導體襯底翹曲度較大。附圖1B所示是現有技術中鍵合SOI晶片的透射電鏡圖,從附圖1B中可以看出,去除氧化層120后,半導體襯底傾斜角度較大,則說明半導體襯底翹曲度較大。翹曲度較大可能會導致半導體襯底在加工過程中元件失效、產生碎片等情況發生,造成良率損失。因此,用戶需要一種低翹曲度的半導體襯底。
發明內容
本發明所要解決的技術問題是,提供一種低翹曲度的半導體襯底的制備方法。該方法能夠降低晶片的翹曲度。
為了解決上述問題,本發明提供了一種低翹曲度的半導體襯底的制備方法,包括如下步驟:提供第一襯底及第二襯底,所述第一襯底具有相對的第一表面和第二表面,所述第一表面上設置有第一絕緣層,所述第二表面上設置有第二絕緣層,所述第二襯底包括支撐層、支撐層表面的氧化層以及氧化層表面的器件層;以器件層及第一絕緣層為中間層,將第一襯底與第二襯底鍵合在一起;在所述第二絕緣層表面粘貼形成一保護層,所述第二絕緣層和保護層的作用在于調整所述半導體襯底的翹曲度。
進一步,所述保護層為藍膜,所述第一絕緣層和第二絕緣層的材料各自獨立地選自于氧化硅、氮化硅、以及氮氧化硅的任意一種。
所述鍵合步驟后,進一步包括一對鍵合后的襯底實施退火的步驟。
所述鍵合步驟后,進一步包括一對第二襯底進行減薄的步驟,以去除所述支撐層。
所述減薄步驟之后,進一步包括一腐蝕步驟,以去除所述氧化層。
所述減薄采用的方法選自于機械研磨、化學機械拋光中的一種或兩種。
所述鍵合步驟后,進一步包括一對第二襯底及第一絕緣層實施倒角的步驟。
本發明的優點在于,在襯底的第二絕緣層表面粘貼一保護層,所述保護層能夠防止第二絕緣層被腐蝕,從而能有效地降低晶片的翹曲度。
附圖說明
附圖1A所示是現有技術中制備SOI晶片腐蝕去除氧化層的工藝示意圖;
附圖1B所示是現有技術中鍵合SOI晶片的透射電鏡圖;
附圖2所示是本發明具體實施方式所述方法的實施步驟示意圖;
附圖3A至附圖3E所示是本發明具體實施方式的實施工藝示意圖;
附圖4所示是本發明方法制備的半導體襯底的透射電鏡圖;
附圖5所示為本發明方法制備的半導體襯底與現有技術中的常規方法制備的半導體襯底的翹曲度的對比。
具體實施方式
下面結合附圖對本發明提供的低翹曲度的半導體襯底的制備方法的具體實施方式做詳細說明。
圖2所示是本發明具體實施方式所述方法的實施步驟示意圖,包括如下步驟:步驟S21,提供第一襯底及第二襯底,所述第一襯底具有相對的第一表面和第二表面,所述第一表面上設置有第一絕緣層,所述第二表面上設置有第二絕緣層,所述第二襯底包括支撐層、支撐層表面的氧化層以及氧化層表面的器件層;步驟S22,以器件層及第一絕緣層為中間層,將第一襯底與第二襯底鍵合在一起;步驟S23,對鍵合后的襯底實施退火;步驟S24,對第二襯底進行減薄,以去除所述支撐層;步驟S25,在所述第二絕緣層上粘貼形成一保護層,所述第二絕緣層和保護層的作用在于調整所述半導體襯底的翹曲度;步驟S26,對襯底實施腐蝕步驟,以去除所述氧化層。
附圖3A所示,參考步驟S21,提供第一襯底310及第二襯底320,所述第一襯底310具有相對的第一表面和第二表面,所述第一表面上設置有第一絕緣層330,所述第二表面上設置有第二絕緣層380,所述第二襯底320包括支撐層340、支撐層340表面的氧化層350以及氧化層350表面的器件層360。
所述第一襯底310及第二襯底320可以是輕摻雜也可以是重摻雜Si襯底,可以是p型也可以是n型摻雜襯底,摻雜劑可以是B、P、As也可以是別的雜質元素。尤其是第二襯底320作為最終形成的半導體襯底的支撐襯底使用,其選擇材料范圍更為廣泛,甚至于不限于是半導體襯底。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海新傲科技股份有限公司,未經上海新傲科技股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310590120.7/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





