[發(fā)明專利]高速度低功率消耗的隔離模擬互補金屬氧化物半導體單元

無效

• 申請?zhí)枺?/td>: 201310585095.3
• 申請日: 2010-02-02
• 公開（公告）號: CN103633090A
• 公開（公告）日: 2014-03-12
• 發(fā)明（設計）人: 蔡軍
• 申請（專利權）人: 飛兆半導體公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L29/08
• 代理公司: 北京律盟知識產(chǎn)權代理有限責任公司 11287
• 代理人: 林斯凱

分案申請的相關信息

本案是分案申請。該分案的母案是申請日為2010年2月2日、申請?zhí)枮?01080006272.2、發(fā)明名稱為“高速度低功率消耗的隔離模擬互補金屬氧化物半導體單元”的發(fā)明專利申請案。

相關申請案交叉參考

本申請案主張2009年2月4日提出申請的第12／365,228號美國專利申請案的優(yōu)先權日期的權益，所述專利申請案的說明書特此以引用的方式并入本文。

背景技術

可使用MOSFET技術來制作用于移動、計算、通信及消費型產(chǎn)品的高速度低功率消耗電路。然而，對處置高速度與低功率消耗的要求通常需要基本的折衷。在例如蜂窩電話的移動應用中，高速度與低功率消耗為關鍵準則。通常，對一種準則進行優(yōu)化將負面地影響另一準則。低閾值電壓(MOSFET的源極與柵極之間的電壓，在其出現(xiàn)時，電流首先開始在晶體管中流動)對于高速度MOSFET來說始終為優(yōu)選的。相對高的閾值電壓減少MOSFET關斷狀態(tài)泄漏，且其由于其降低功率消耗而為良好的。然而，高閾值電壓裝置比低閾值裝置更慢地切換。設定高閾值會節(jié)省功率但減小速度。如果操作速度為重要的，那么設計者想要具有低閾值電壓的裝置。設計者熟悉速度與功率之間的折衷。具有高速度與低功率消耗兩者將有益于移動產(chǎn)品的設計。

發(fā)明內(nèi)容

本發(fā)明的示范性實施例提供與襯底隔離、以高速度操作且具有低接通電阻的低閾值電壓CMOS對。示范性實施例還提供具有一對高閾值電壓CMOS晶體管及低閾值電壓CMOS晶體管的電路。所述高閾值電壓CMOS晶體管以備用模式操作以使電路泄漏保持低。在一個實施例中，高閾值電壓MOSFET與相同相應極性的低閾值MOSFET串聯(lián)。在另一實施例中，高閾值電壓MOSFET被配置為安置于電源與接地之間的模擬柵極。在那些實施例兩者中，高閾值MOSFET的柵極由共用控制信號控制。所述控制信號連接到高閾值MOSFET的柵極中的一者，且所述控制信號的反演連接到另一高閾值MOSFET的柵極。

一個示范性實施例為包括四個晶體管的集成電路。此電路可為用于其它更復雜電路的建造塊且可在集成電路中重復若干次。還可將示范性電路體現(xiàn)為集成電路的設計單元庫中的一單元。所述電路建造于P襯底(P+或P-)上且具有形成于N型區(qū)域上方的高閾值及低閾值PMOS裝置。所述PMOS裝置形成于P襯底上方的N型阱中。所述高閾值PMOS裝置具有安置于N-主體中的P+源極。所述高閾值PMOS的漏極以及所述低閾值PMOS的源極及漏極形成于也位于N-阱中的P／N-緩沖區(qū)域中。

高閾值及低閾值NMOS裝置形成于P型區(qū)域中。所述高閾值NMOS裝置具有安置于P-主體中的N+源極且所述高閾值NMOS的漏極以及低閾值NMOS的源極及漏極形成于由P-區(qū)域環(huán)繞的N／P-緩沖區(qū)域中。

所述PMOS及NMOS裝置與襯底結隔離且彼此橫向介電隔離。低電壓閾值由所述低閾值晶體管的源極及漏極區(qū)域以及其相應的相反極性的環(huán)繞區(qū)域建立。

在一個示范性電路中，相同極性的高閾值及低閾值裝置彼此串聯(lián)且一個高閾值裝置的漏極連接到另一低閾值裝置的源極。所述電路具有將控制信號直接連接到所述高閾值裝置中的一者的柵極且將反相的控制信號連接到另一高閾值裝置的控制端子。安置于所述控制端子與另一高閾值電壓裝置之間的反相器對施加到所述控制端子的控制信號進行反相。

在另一示范性電路中，高閾值裝置彼此并聯(lián)連接且其安置于電流或電壓源與兩個低閾值電壓晶體管之間。一個低閾值裝置(p-溝道)的漏極連接到另一低閾值裝置(n-溝道)的漏極。控制端子將控制信號直接連接到高閾值裝置中的一者的柵極且將反相的控制信號連接到另一高閾值裝置。安置于所述控制端子與另一高閾值電壓裝置之間的反相器對施加到所述控制端子的控制信號進行反相。

以高效的工藝制作示范性及其它實施例。所述工藝分別使用用于高閾值裝置的每一源極的具有相反極性的雙植入物(經(jīng)重摻雜源極與主體)以及用于低閾值電壓裝置的源極／漏極及高閾值電壓裝置的漏極的兩種其它雙緩沖植入物。工藝步驟非常簡單且成本低。

附圖說明

圖1是第一示范性實施例的示意性橫截面視圖。

圖2是圖1的電路示意圖。

圖3是第二示范性實施例的示意性橫截面視圖。

圖4是圖3的電路示意圖。

圖5是第三示范性實施例的示意性橫截面視圖。

圖6是圖5的電路示意圖。