[發明專利]一種基于嵌入式混合硬件架構的錄播一體機

在審

• 申請號: 201310581112.6
• 申請日: 2013-11-19
• 公開（公告）號: CN104660871A
• 公開（公告）日: 2015-05-27
• 發明（設計）人: 魏侖
• 申請（專利權）人: 深圳銳取信息技術股份有限公司
• 主分類號: H04N5/222
• 分類號: H04N5/222;H04N5/265
• 代理公司: 深圳中一專利商標事務所 44237
• 代理人: 張全文

1.一種基于嵌入式混合硬件架構的錄播一體機，其特征在于，所述錄播一體機包括第一DSP芯片以及第二DSP芯片，

所述第一DSP芯片用于對兩路高清視頻信號進行壓縮編碼，

所述第二DSP芯片用于對一路高清視頻信號進行壓縮編碼并將壓縮編碼后的數據發送至所述第一DSP芯片，且所述第一DSP芯片將經過壓縮編碼后的三路高清視頻信號進行整合處理。

2.根據權利要求1所述的錄播一體機，其特征在于，所述第一DSP芯片包括兩個網絡接口，所述第二DSP芯片包括一個網絡接口，

所述第一DSP芯片的一個網絡接口與所述第二DSP芯片的網絡接口，所述第一DSP芯片的另一個網絡接口與所述錄播一體機的外部網絡接口連接，所述第一DSP芯片將整合后的高清視頻信號傳輸至所述外部網絡接口。

與所述第二DSP芯片的通過內部網絡接口連接，所述第二DSP芯片通過所述內部網絡接口將所述經過壓縮編碼后的數據發送至所述第一DSP芯片。

3.根據權利要求1所述的錄播一體機，其特征在于，所述錄播一體機還包括視頻輸入接口、A/D轉換芯片以及FPGA，

所述A/D轉換芯片用于接收所述視頻輸入接口傳來的模擬或數字高清視頻信號并轉換為高清數字信號；

FPGA用于將所述高清數字信號轉換為所述第一DSP芯片和第二DSP芯片可采集的標準數字信號，且所述FPGA將所述第一路與第二路標準數字信號發送至所述第一DSP芯片，且所述FPGA將所述第三路標準數字信號發送至所述第二DSP芯片。

4.根據權利要求1所述的錄播一體機，其特征在于，所述錄播一體機還包括一視頻D/A轉換芯片以及VGA視頻信號輸出接口，所述視頻D/A轉換芯片分別連接所述第一DSP芯片以及VGA視頻信號輸出接口，所述第一DSP芯片將整合后的視頻信號發送至視頻D/A轉換芯片，所述視頻D/A轉換芯片對所述視頻信號編碼后發送至所述VGA視頻信號輸出接口。

5.根據權利要求1所述的錄播一體機，其特征在于，錄播一體機還包括液晶顯示屏以及控制面板，所述第一DSP芯片通過SPI總線與所述液晶顯示屏以及控制面板連接。

6.根據權利要求1所述的錄播一體機，其特征在于，所述第一DSP芯片為DM8168芯片或HI3531芯片，所述第二DSP芯片為TMS320DM6467T芯片。

7.根據權利要求1所述的錄播一體機，其特征在于，所述錄播一體機還包括與所述第一DSP芯片連接的音頻編解碼器，所述音頻編解碼器與所述錄播一體機的音頻接口連接。

8.根據權利要求1所述的錄播一體機，其特征在于，所述錄播一體機還包括與所述第一DSP芯片連接的硬盤。

9.根據權利要求1所述的錄播一體機，其特征在于，所述第一DSP芯片進行整合處理時，根據視頻輸入信號源是否接入信號自動適應進入圖像合成模式，若有僅有一路高清視頻信號輸入則進行單畫面顯示輸出，若有兩路高清視頻信號輸入則對兩路高清視頻信號進行兩畫面合成顯示，若有三路高清視頻信號輸入則對該三路高清視頻信號進行三畫面合成顯示。