[發明專利]一種閃存中源漏極的制作方法

有效

• 申請號: 201310578770.X
• 申請日: 2013-11-18
• 公開（公告）號: CN103646859A
• 公開（公告）日: 2014-03-19
• 發明（設計）人: 曾明
• 申請（專利權）人: 武漢新芯集成電路制造有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/8234
• 代理公司: 北京輕創知識產權代理有限公司 11212
• 代理人: 楊立

技術領域

本發明涉及半導體制造領域，特別涉及一種閃存中源漏極的制作方法。

背景技術

隨著器件單元的物理尺寸越來越小，器件數據寫入時的干擾變得越來越嚴重。器件在寫入過程中，電子在電場的作用下加速，少量電子可能穿過植入了反型離子的襯底區域，在相鄰的器件單元進行數據寫入，造成數據的干擾。在45納米及以上的閃存制程工藝中，通常通過襯底的反向摻雜來減少這種瞬間數據存儲干擾。對于采用離子注入方法形成的源漏極來說，其物理尺寸越小，干擾越大，因此在45納米及以下的閃存制程中，物理尺寸的安全范圍很窄，而在32納米以下的閃存工藝制程中，就需要開發新的制程工藝來減少瞬間的數據干擾,增加物理尺寸的安全范圍。

發明內容

本發明所要解決的技術問題是提供一種閃存中源漏極的制作方法，解決了現有技術中，器件單元進行數據寫入時容易發生干擾的技術問題。

本發明解決上述技術問題的技術方案如下：一種閃存中源漏極的制作方法，包括以下步驟：

1）提供半導體襯底，所述半導體襯底上依次沉積有氧化硅薄膜和氮化硅薄膜作為蝕刻的掩擋層；

2）依次刻蝕所述氮化硅薄膜、氧化硅薄膜和半導體襯底，形成一深溝道；

3）沉積氧化硅薄膜以填充整個所述深溝道，并覆蓋所述深溝道外的氮化硅薄膜；

4）刻蝕所述氧化硅薄膜直到露出所述氮化硅薄膜，繼續刻蝕所述深溝道頂部的氧化硅薄膜以形成淺溝道；

5）沉積多晶硅薄膜以填充所述淺溝道，并覆蓋所述氮化硅薄膜；

6）刻蝕所述多晶硅薄膜，直到露出所述氮化硅薄膜，繼續刻蝕至所述淺溝道內多晶硅薄膜深度達到20～25納米；

7）在所述多晶硅薄膜上通過離子注入制作源漏極。

在上述技術方案的基礎上，本發明還可以做如下改進。

進一步，所述半導體襯底為硅襯底。

進一步，所述氧化硅薄膜厚度為5～20納米。

進一步，所述氮化硅薄膜厚度為30～100納米。

進一步，所述步驟5）中，沉積的多晶硅為多晶無定形硅。

進一步，所述深溝道在半導體襯底上的深度為180～220納米。

進一步，所述步驟4）中，刻蝕后的深溝道內氧化硅薄膜深度為150～190納米。

進一步，所述深溝道在氮化硅薄膜開口處的寬度為20～30納米。

本發明的有益效果是：本發明的技術方案采用N型離子摻雜的硅作為源漏極，并在其下形成一個深的埋入式氧化硅的溝道，因為氧化硅的絕緣系數更高，因此可以更好隔絕數據寫入帶來的干擾，尤其是在32納米以及以下的閃存制程中，能夠減少器件單元由于物理尺寸縮小，而導致的數據寫入時的干擾，從而增加了器件的循環使用可靠性。

附圖說明

圖1為本發明源漏極制作方法的流程圖；

圖2a～2f為本發明制作方法各步驟的襯底結構示意圖；

圖3為本發明方法制成的閃存的效果示意圖。

具體實施方式

以下結合附圖對本發明的原理和特征進行描述，所舉實例只用于解釋本發明，并非用于限定本發明的范圍。

如圖1所示，為本發明制作源漏極的流程圖，包括以下步驟：

S201提供半導體襯底，所述半導體襯底1上依次沉積有20納米的氧化硅薄膜2和80nm的氮化硅薄膜3，如圖2a所示，所述半導體襯底1為硅襯底，所述氧化硅薄膜2和氮化硅薄膜3作為蝕刻的掩擋層。在其他優選實施例中，所述氧化硅薄膜為5～20納米，所述氮化硅薄膜為30～100納米。

S202依次刻蝕所述氮化硅薄膜3、氧化硅2和半導體襯底1，形成一深溝道4，如圖2b所示，所述深溝道4在半導體襯底1上的深度為220納米，所述深溝道4在氮化硅薄膜3開口處的寬度為30納米。在其他優選實施例中，所述深溝道4在半導體襯底1上的深度為180～220納米，所述深溝道4在氮化硅薄膜3開口處的寬度20～30納米。

S203沉積氧化硅薄膜5以填充整個所述深溝道4，并覆蓋所述深溝道4外的氮化硅薄膜3，如圖2c所示；

S204刻蝕所述氧化硅薄膜5直到露出所述氮化硅薄膜3，繼續刻蝕所述深溝道4頂部的氧化硅薄膜5以形成淺溝道6，如圖2d所示；本實施采用干法刻蝕方法對氧化硅薄膜5進行刻蝕，優選的，刻蝕后的深溝道4內氧化硅薄膜5深度為150～190納米，本實施例中氧化硅薄膜5的深度為170納米。

S205沉積多晶硅薄膜7以填充所述淺溝道5，并覆蓋所述氮化硅薄膜3，如圖2e所示；優選的，所述沉積的多晶硅為多晶無定形硅（A-Si）。