[發(fā)明專利]通用串行總線插頭連接器有效
| 申請(qǐng)?zhí)枺?/td> | 201310577969.0 | 申請(qǐng)日: | 2011-01-06 |
| 公開(公告)號(hào): | CN103594854A | 公開(公告)日: | 2014-02-19 |
| 發(fā)明(設(shè)計(jì))人: | 廖文鏞;廖文滏;廖生興 | 申請(qǐng)(專利權(quán))人: | 廖文鏞;廖文滏;廖生興 |
| 主分類號(hào): | H01R13/514 | 分類號(hào): | H01R13/514;H01R27/00 |
| 代理公司: | 隆天國際知識(shí)產(chǎn)權(quán)代理有限公司 72003 | 代理人: | 李昕巍;呂俊清 |
| 地址: | 中國臺(tái)*** | 國省代碼: | 中國臺(tái)灣;71 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 通用 串行 總線 插頭 連接器 | ||
本申請(qǐng)是2011年1月6日提交的申請(qǐng)?zhí)枮?01110006017.4,發(fā)明名稱為“通用串行總線插頭連接器”的專利申請(qǐng)的分案申請(qǐng)。
技術(shù)領(lǐng)域
本發(fā)明涉及一種插頭連接器,尤指一種USB3.0規(guī)格的通用串行總線插頭連接器。
背景技術(shù)
通用串行總線(Universal?Serial?Bus,USB)連接器為目前常用的連接器型態(tài)之一,凡是電腦外設(shè)配備均具有USB連接器,用以供作數(shù)據(jù)傳輸。目前由USB協(xié)會(huì)(USB?Implementer?Forum?Inc.,USB-IF)所制定的USB2.0傳輸協(xié)議已遍布于各種電子產(chǎn)品多時(shí),而USB-IF也已經(jīng)完成制定具有更高傳輸速度的USB3.0傳輸協(xié)議,以此配合未來具有更超傳輸效能的電腦外設(shè)裝置。
由于USB3.0連接器被設(shè)計(jì)向下兼容USB2.0連接器,因此USB3.0連接器也具有微型B(Micro-B)連接器的類型,微型B連接器體積較小而能裝設(shè)在行動(dòng)電話等輕巧的可攜式電子裝置上。
然而,目前通用串行總線插頭連接器(如微型B連接器)均為一體式的設(shè)計(jì),亦即該插頭連接器的多個(gè)第一端子及多個(gè)第二端子是設(shè)置于同一個(gè)絕緣本體上,使得所述多個(gè)第一端子及所述多個(gè)第二端子必需同時(shí)插接于對(duì)應(yīng)的插頭連接器上,所述多個(gè)第一端子及所述多個(gè)第二端子無法分開單獨(dú)使用,使其用途受到限制。
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種通用串行總線插頭連接器,使插頭連接器的第一模塊及第二模塊能根據(jù)需要而分開單獨(dú)使用或合并共同使用。
本發(fā)明實(shí)施例提供一種通用串行總線插頭連接器,包括:一第一絕緣本體;一第二絕緣本體;多個(gè)第一端子,所述多個(gè)第一端子設(shè)置在該第一絕緣本體上;多個(gè)第二端子,所述多個(gè)第二端子設(shè)置在該第二絕緣本體上;以及該第一絕緣本體及所述多個(gè)第一端子構(gòu)成一第一模塊,該第二絕緣本體及所述多個(gè)第二端子構(gòu)成一第二模塊,該第一模塊與該第二模塊并列的設(shè)置且通過一連結(jié)單元可移動(dòng)的結(jié)合。
本發(fā)明實(shí)施例另提供一種通用串行總線插頭連接器,包括:一第一絕緣本體;一第二絕緣本體;多個(gè)第一端子,所述多個(gè)第一端子設(shè)置在該第一絕緣本體上;多個(gè)第二端子,所述多個(gè)第二端子設(shè)置在該第二絕緣本體上;以及該第一絕緣本體及所述多個(gè)第一端子構(gòu)成一第一模塊,該第二絕緣本體及所述多個(gè)第二端子構(gòu)成一第二模塊,該第一模塊與該第二模塊堆疊的設(shè)置且通過一連結(jié)單元可移動(dòng)的結(jié)合。
本發(fā)明具有以下有益的效果:本發(fā)明插頭連接器的第一模塊及第二模塊為兩個(gè)各自獨(dú)立的模塊,能根據(jù)需要而分開單獨(dú)使用或合并共同使用,使其用途較為廣泛,使用上更為方便。
為使能更進(jìn)一步了解本發(fā)明的特征及技術(shù)內(nèi)容,請(qǐng)參閱以下有關(guān)本發(fā)明的詳細(xì)說明與附圖,然而附圖僅用于提供參考與說明,并非用來對(duì)本發(fā)明加以限制。
附圖說明
圖1為本發(fā)明第一實(shí)施例插頭連接器的示意圖。
圖2為本發(fā)明第一實(shí)施例插頭連接器的另一示意圖。
圖3為本發(fā)明第一實(shí)施例插頭連接器使用狀態(tài)的示意圖。
圖4為本發(fā)明第一實(shí)施例插頭連接器另一使用狀態(tài)的示意圖。
圖5為本發(fā)明第二實(shí)施例插頭連接器使用狀態(tài)的示意圖。
圖6為本發(fā)明第二實(shí)施例插頭連接器另一使用狀態(tài)的示意圖。
圖7為本發(fā)明第三實(shí)施例插頭連接器使用狀態(tài)的示意圖。
圖8為本發(fā)明第三實(shí)施例插頭連接器另一使用狀態(tài)的示意圖。
圖9為本發(fā)明第四實(shí)施例插頭連接器使用狀態(tài)的示意圖。
圖10為本發(fā)明第五實(shí)施例插頭連接器使用狀態(tài)的示意圖。圖11為本發(fā)明第六實(shí)施例插頭連接器使用狀態(tài)的示意圖。圖12為本發(fā)明第七實(shí)施例插頭連接器使用狀態(tài)的示意圖。圖13為本發(fā)明第八實(shí)施例插頭連接器使用狀態(tài)的示意圖。其中,附圖標(biāo)記說明如下:
1?第一絕緣本體
??11?第一基座
??12第一舌板
2?第二絕緣本體
??21?第二基座
??22?第二舌板
??23?推鈕
3?第一端子
??31?第一固定部
??32?第一接觸部
??33?第一焊接部
4?第二端子
??41?第二固定部
??42?第二接觸部
??43?第二焊接部
5?第一屏蔽外殼
??51?第一容室
6?第二屏蔽外殼
??61?第二容室
7?樞軸結(jié)構(gòu)
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于廖文鏞;廖文滏;廖生興,未經(jīng)廖文鏞;廖文滏;廖生興許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310577969.0/2.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 串行式內(nèi)存的直接執(zhí)行系統(tǒng)及方法
- 模塊化對(duì)象串行化體系結(jié)構(gòu)
- 用于高速數(shù)據(jù)輸入/輸出的半導(dǎo)體存儲(chǔ)器件
- 對(duì)串行信號(hào)進(jìn)行測(cè)試的數(shù)據(jù)處理設(shè)備及方法
- 一種串行總線式條碼解碼芯片以及條碼解碼裝置
- 一種串行總線式條碼解碼芯片以及條碼解碼裝置
- 通用串行總線主機(jī)、設(shè)備及信息傳輸方法
- 串行閃存控制器、串行閃存及其執(zhí)行的方法
- 一種微控制器的串行接口與仿真調(diào)試接口復(fù)用方法及裝置
- 信號(hào)傳輸系統(tǒng)
- 內(nèi)部總線系統(tǒng)
- 一種應(yīng)用于實(shí)時(shí)數(shù)據(jù)處理的多級(jí)總線系統(tǒng)
- 協(xié)議轉(zhuǎn)換裝置
- 基于FPGA的PCI總線控制器及控制方法
- 總線監(jiān)控系統(tǒng)、方法及裝置
- 總線電路以及智能貨架系統(tǒng)
- 用于控制串行數(shù)據(jù)總線系統(tǒng)的方法及總線節(jié)點(diǎn)
- 用于在串行數(shù)據(jù)總線系統(tǒng)中分配地址的方法及總線節(jié)點(diǎn)
- 驗(yàn)證先前分配給總線節(jié)點(diǎn)的地址的正確性的方法
- 用于初始化差分雙線數(shù)據(jù)總線的方法及傳送數(shù)據(jù)的方法





