[發明專利]抗干擾低電壓檢測電路

有效

• 申請號: 201310575402.X
• 申請日: 2013-11-18
• 公開（公告）號: CN103604975A
• 公開（公告）日: 2014-02-26
• 發明（設計）人: 韓志剛;石江華
• 申請（專利權）人: 同濟大學
• 主分類號: G01R19/00
• 分類號: G01R19/00
• 代理公司: 上海天協和誠知識產權代理事務所 31216
• 代理人: 葉鳳

1.一種抗干擾低電壓檢測電路，其特征在于，包括基準電壓電路、電阻分壓電路、邏輯組合電路、恢復電壓設定電路、電容充放電電路、整形電路；

所述基準電壓電路所產生的基準電壓接入比較器的正極；

所述電阻電壓分壓電路，用來設定輸入比較負極的電壓；電阻電壓分壓電路包括電阻R1、電阻R2、電阻R3、電阻R4，電阻R1、R2、R3、R4依次首尾相連，起始端R1接輸入電壓VIN，末端R4接地，R1的阻值與R4的阻值相等；

所述邏輯組合電路包括兩輸入端和一輸出端，所述輸出端輸入電容充放電電路；邏輯組合電路是由比較器和反相器1組成；

所述恢復電壓設定電路，根據施密特整形電路的輸出來設定電阻電壓分壓電路的比值；恢復電壓設定電路包括M1、M2；

所述電容充放電電路，用來對電容充放電，輸出端用來控制電容的充放電狀態；電容充放電電路包括電阻R5、M3、M4、電容C1；

所述整形電路包括一個輸入端和一個輸出端，該輸出端輸出檢測信號；所述整形電路包括施密特整形電路、反相器2；

其中，連接關系為：

電阻R1的兩端跨接著MOS管M1，M1的襯底和源極接VIN，漏極接在R1與R2之間，M1和M2的柵極一起接施密特整形電路的輸出端；R4兩端跨接著MOS管M2，漏極接在R3與R4之間，M2的襯底和源極接地；

M1、M3為增強型PMOS管，M2、M4為增強型NMOS管；M2、M4的襯底和源極接地，M2的漏極接在R3與R4之間；M1的襯底和源極接檢測電壓VIN，M1的漏極接在R1和R2之間；M1和M2的柵極接在施密特整形電路的輸出端；M4的漏極接R5，M3的襯底和源極接電源電壓VDD，M3的漏極與R5相連，M3和M4的柵極都接在反相器1的輸出并端。