[發(fā)明專利]超級結(jié)MOSFET器件的結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 201310574061.4
• 申請日: 2013-11-15
• 公開（公告）號: CN104638004B
• 公開（公告）日: 2018-04-17
• 發(fā)明（設(shè)計）人: 劉繼全
• 申請（專利權(quán)）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司31211
• 代理人: 丁紀鐵

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路制造領(lǐng)域，特別是涉及超級結(jié)MOSFET器件的結(jié)構(gòu)。

背景技術(shù)

VDMOSFET（垂直雙擴散MOS晶體管）可以采用減薄漏端漂移區(qū)的厚度來減小導通電阻，然而，減薄漏端漂移區(qū)的厚度就會降低器件的擊穿電壓，因此在VDMOS中,提高器件的擊穿電壓與減小器件的導通電阻是一對矛盾。

超級結(jié)MOSFET采用了新的耐壓層結(jié)構(gòu)，利用一系列交替排列的P型和N型半導體薄層,在較低的反向電壓下將P型、N型區(qū)耗盡，實現(xiàn)電荷相互補償，從而使P型、N型區(qū)在高摻雜濃度下能實現(xiàn)高的擊穿電壓，這樣就可以同時獲得低導通電阻和高擊穿電壓，打破傳統(tǒng)功率MOSFET的理論極限。

但是，超級結(jié)MOSFET的摻雜濃度的穩(wěn)定性控制比較困難。通常情況下，器件的有源區(qū)和終端區(qū)的P/N寬度比一致，有源區(qū)和終端區(qū)的擊穿電壓分布也一致（見圖1），器件的擊穿電壓取決于其中一個的擊穿電壓，即為t3到t1，這導致?lián)舸╇妷旱牟▌颖容^大，器件的穩(wěn)定性較差。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題是提供一種超級結(jié)MOSFET器件的結(jié)構(gòu)，它可以提高擊穿電壓的均勻性，降低擊穿電壓的極差。

為解決上述技術(shù)問題，本發(fā)明的超級結(jié)MOSFET器件的結(jié)構(gòu)，其有源區(qū)第一半導體層和第二半導體層的寬度比S1、終端區(qū)第一半導體層和第二半導體層的寬度比S2、有源區(qū)和終端區(qū)的第一半導體層摻雜濃度m、有源區(qū)和終端區(qū)的第二半導體層摻雜濃度n，滿足條件：0<1-S1m/n≤0.1且-0.1≤1-S2m/n<0；或者-0.1≤1-S1m/n<0且0<1-S2m/n≤0.1。

本發(fā)明通過對有源區(qū)和終端區(qū)的第一半導體層和第二半導體層的寬度比和摻雜濃度比進行合理地設(shè)計，使有源區(qū)的擊穿電壓分布和終端區(qū)的擊穿電壓分布在一定的差異范圍內(nèi)，降低了擊穿電壓的極差，提高了擊穿電壓的均勻性和超級結(jié)MOSFET器件的一致性。

附圖說明

圖1是傳統(tǒng)超級結(jié)結(jié)構(gòu)的有源區(qū)和終端區(qū)擊穿電壓分布圖。

圖2-5是本發(fā)明實施例的超級結(jié)結(jié)構(gòu)的形成工藝流程示意圖。其中，圖5是本發(fā)明實施例制作的超級結(jié)結(jié)構(gòu)的截面示意圖。

圖6是本發(fā)明實施例的超級結(jié)結(jié)構(gòu)的有源區(qū)和終端區(qū)擊穿電壓分布曲線圖。

圖中附圖標記說明如下：

1：半導體基底

2：第一半導體層

3：第二半導體層

4：第一電極

5：第二電極

6：源極區(qū)

7：基極區(qū)

8：金屬前介質(zhì)層

9：柵極

10：柵極介質(zhì)層

具體實施方式

為對本發(fā)明的技術(shù)內(nèi)容、特點與功效有更具體的了解，現(xiàn)結(jié)合圖示的實施方式，詳述如下：

請參見圖2-5所示，本發(fā)明的超級結(jié)MOSFET器件，其具體制作工藝步驟為：

步驟1，在半導體基底上生長一層厚度為10～100微米的第一半導體層，如圖2所示，并在第一半導體層上生長一層介質(zhì)膜（圖中未畫出）。

第一半導體層和半導體基底具有第一摻雜類型。典型的第一半導體層為N型硅外延層，典型的半導體基底為N型硅基底。第一半導體層的摻雜濃度設(shè)定為m。半導體基底的載流子濃度大于第一半導體層。

介質(zhì)膜為氧化硅、氮化硅或氮氧化硅中的至少一種。

步驟2，用光刻和干法刻蝕方法，在第一半導體層內(nèi)部刻蝕出溝槽，如圖3所示。

溝槽的寬度為1.0～10微米，深度為8～90微米，間距為1.0～20微米。

溝槽分布在有源區(qū)和終端區(qū)。有源區(qū)和終端區(qū)的溝槽的寬度和深度可以相同，也可以不同，但溝槽間距不相同。我們將有源區(qū)的溝槽的間距與溝槽的寬度之比設(shè)定為S1，將終端區(qū)溝槽的間距與溝槽的寬度之比設(shè)定為S2。

步驟3，用選擇性硅外延工藝在溝槽內(nèi)部填充第二半導體層，然后用化學機械研磨工藝對溝槽頂部進行平坦化，如圖4所示。

第二半導體層具有第二摻雜類型（第一、第二摻雜類型相反，例如第一摻雜類型為N型，則第二摻雜類型為P型；第一摻雜類型為P型，則第二摻雜類型為N型）。典型的第二半導體層為P型硅外延層。第二半導體層的摻雜濃度設(shè)定為n。

步驟4，用常規(guī)MOSFET工藝形成基極區(qū)、源極區(qū)、柵極介質(zhì)層、柵極、金屬前介質(zhì)層、第二電極、半導體基底減薄和背面第一電極形成等，如圖5所示。