[發明專利]與溫度相關的定時器電路

有效

• 申請號: 201310573890.0
• 申請日: 2013-11-15
• 公開（公告）號: CN103823494B
• 公開（公告）日: 2017-09-29
• 發明（設計）人: D·J·麥夸克;M·T·貝倫斯;M·H·納戈達
• 申請（專利權）人: 飛思卡爾半導體公司
• 主分類號: G05D23/30
• 分類號: G05D23/30
• 代理公司: 中國國際貿易促進委員會專利商標事務所11038
• 代理人: 陳華成

技術領域

本公開總體上涉及半導體器件，更具體地說，涉及與溫度相關的定時器電路。

背景技術

半導體芯片級功率管理系統越來越復雜并且低功率調節模式可能需要大量電壓基準和電流基準。例如包括時鐘的電壓基準和電流基準、精確調節控制的電壓基準和電流基準（包括阱偏壓、源偏壓以及內核調節電平），以及其它模擬塊（例如需要在低功率模式下運行的帶隙電路和比較器）的電流基準和電壓基準。

一些解決方案已經提出了特定的非常低功率的直流基準，但是這些解決方案可能啟動較慢、隨溫度變化精確度較低并且通常只是一個固定值。在較新的系統中，正在使用更加精確的更新的采樣保持基準。這些系統的一個優勢就是在使用的數模轉換器（DAC）或電阻器梯（resistor ladder）以及同時更新被以便能夠生成多個基準的乘法器方面更具靈活性。這個系統的另一個優勢就是可以在更新周期中生成任意數量的電壓，但是功率在保持階段被保存，同時所有器件關閉，該保持階段顯著長于采樣階段。

這個系統的限制之一就是更新速率在最壞條件下被完成，例如在125攝氏度的高溫下被完成。低功率時鐘可以不斷運行以設置更新速率，但是需要在標稱溫度下的功率并且涉及開關電流以及襯底上的面積。期望減少低功率睡眠模式的空間和功率花費。

附圖說明

本公開通過舉例的方式進行說明并不被附圖所限制，在附圖中類似的附圖標記表示相似的元素。附圖中的元素是為了簡便以及清晰而說明的，不一定按比例繪制。

圖1是根據本公開的包括溫度指數型定時器的半導體器件的實施例的方框圖。

圖2是示出圖1的半導體器件的實施例中的組件的進一步細節的示意圖。

圖3是示出可以用于圖2的定時器電路中的比較器的實施例的進一步細節的示意圖。

圖4說明了用于圖1的半導體器件中的多種信號的時序圖的例子。

具體實施方式

本發明公開描述了在復雜的電源管理系統中通過將可更新的電壓基準系統使用的功率最小化來顯著降低在備用和睡眠模式中功耗的方法以及半導體器件的實施例。在一些實施例中，公開了具有對溫度的近似指數相關性的定時器電路。由于更新周期與采樣保持開關上的泄漏成比例，因此定時器可以被用于采樣保持系統以在較低溫度下使更新功率最小化。電路也在非常低的功率（例如10nA的電流）下運行。

本發明所使用的短語“以與溫度指數地相關的速率改變電壓”指隨著溫度的改變，晶體管的電壓改變的速率，在至少一個特定操作溫度范圍中隨著溫度的增加而增加。

圖1是包括溫度指數型定時器（exponential to temperature timer）102、延遲模塊104、反相器105、與門106、基準電壓發生器108、第二延遲模塊110以及與門112的半導體器件100的實施例的方框圖。溫度指數型定時器102被耦接以給延遲模塊104提供更新信號，從與門106的輸出接收啟動更新信號，從基準電壓發生器108接收電壓基準（REFA、REFB、REFC）并且從與門112的輸出接收更新開關信號。

定時器102生成更新信號，該更新信號被用于觸發邊緣以接通基準電壓發生器108中的帶隙電路并且對需要為半導體器件100存儲的所有電壓（包括三個基準電壓信號REFA、REFB、REFC）進行采樣。

延遲模塊104被耦接成從溫度指數型定時器102接收更新信號，并且給反相器105提供第一延遲更新信號作為輸入。通過反相器105第一延遲更新信號被反相，并且被反相的第一延遲更新信號被提供給與門106作為輸入。在另一輸入處提供更新信號給與門106。由與門106輸出啟動更新信號并且提供給基準電壓發生器108。

延遲模塊110從溫度指數型定時器102接收更新信號作為輸入并且給與門112輸出第二延遲基準信號。延遲模塊104和延遲模塊110可以將不同的時間延遲施加到更新信號上。例如，延遲模塊104將16微秒的時間延遲施加到更新信號上，而延遲模塊110將4微秒的時間延遲施加到更新信號上。延遲模塊110可以被用于允許多種電路組件（例如帶隙電路）中的信號在被用于生成/更新基準電壓或其它信號之前設定成穩態值。其它時間延遲值可以被用于延遲模塊104、110。

與門112在第一輸入處接收第二延遲更新信號并且在第二輸入處接收更新信號，并且輸出更新開關信號，所述更新開關信號作為輸入被提供到基準電壓發生器108和溫度指數型定時器102。