[發明專利]一種PNPN型ESD保護器件及ESD保護電路

有效

• 申請號: 201310573080.5
• 申請日: 2013-11-15
• 公開（公告）號: CN103545310A
• 公開（公告）日: 2014-01-29
• 發明（設計）人: 陶園林
• 申請（專利權）人: 上海貝嶺股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 上海兆豐知識產權代理事務所(有限合伙) 31241
• 代理人: 章蔚強

技術領域

本發明涉及集成電路靜電放電（ESD–Electrostatic?Discharge）保護領域，尤其涉及一種PNPN型ESD保護器件及ESD保護電路。?

背景技術

靜電放電（ESD）現象廣泛存在于自然界中，它也是引起集成電路產品失效的重要原因之一。集成電路產品在其生產制造及裝配過程中很容易受到靜電放電的影響，造成產品的可靠性降低，甚至損壞。因此，研究可靠性高和靜電防護性能強的靜電放電防護器件和防護電路對提高集成電路的成品率和可靠性具有不可忽視的作用。?

根據靜電放電產生的原因及其對集成電路放電方式的不同，靜電放電通常分為以下四種模式：HBM（人體放電模式），MM（機器放電模式），CDM（組件充電放電模式），FIM（電場感應模式）。其中，HBM和MM模式是最常見的也是工業界最為關心的兩種靜電放電模式。當集成電路發生靜電放電現象時，大量電荷瞬間流入芯片的引腳，這些電荷產生的電流通常可達幾個安培大小，在該引腳處產生的電壓高達幾伏甚至幾十伏。較大的電流和較高的電壓會造成芯片內部電路的損壞和器件的擊穿，從而導致電路功能的失效。因此，為了防止芯片遭受到ESD的損傷，就需要對芯片的每個引腳都要進行有效的ESD防護。通常，ESD保護器件的設計需要考慮兩個方面的問題：一是ESD保護器件要能夠泄放大電流；二是ESD保護器件要能在芯片受到ESD沖擊時將芯片引腳端電壓箝制在安全的低電壓水平。?

通常用作ESD保護的器件主要有二極管、GGNMOS（柵接地的NMOS）、可控硅（SCR）等。但是，在某些特殊電路和特殊應用中，需要ESD保護器件的擊穿電壓較高，電流泄放能力較強，同時還需要提供到地端的雙向ESD保護能力，因此，研究特殊的ESD保護器件和保護電路來滿足這些要求，是本申請人致力于解決的問題。?

發明內容

本發明的目的在于克服現有技術的缺陷而提供一種PNPN型ESD保護器件及ESD保護電路，保護器件具有較高的正向擊穿電壓和更高的反向擊穿電壓，保護電路可以實現雙向ESD保護。?

實現上述目的的技術方案是：?

本發明之一的PNPN型ESD保護器件，包括P型襯底，所述P型襯底內設有N型埋層，N型埋層上注有深N阱，所述深N阱內注有第一N+區、第一P+區、第二N+區和低壓P阱，所述低壓P阱內注有N型漂移區和第二P+區，所述N型漂移區內注有第三N+區，其中：?

所述P型襯底、深N阱和低壓P阱上均覆蓋有氧化隔離層；?

所述第二N+區橫跨在所述深N阱內低壓P阱的左邊邊界上。?

在上述的PNPN型ESD保護器件中，所述第一P+區引出一個器件端口A，所述第三N+區和第二P+區共同引出另一個器件端口B。?

本發明之二的基于本發明之一ESD保護器件的ESD保護電路，外接被保護芯片的端口，包括至少兩個ESD保護器件，其中：?

每個ESD保護器件中的第一P+區引出一個器件端口A，第三N+區和第二P+區共同引出另一個器件端口B；?

至少一個ESD保護器件的A端接被保護芯片的端口，B端接地；?

至少另一個ESD保護器件的A端接地，B端接被保護芯片的端口。?

在上述的ESD保護電路中，所述的被保護芯片與各個ESD保護器件共用接地端。?

本發明的有益效果是：本發明的PNPN型ESD保護器件實現工藝兼容與業界常用的BCD工藝及高壓CMOS工藝，具有較高的正向擊穿電壓和更高的反向擊穿電壓，因此適用于一些高壓電路接口的ESD保護。本發明的ESD保護電路通過將至少二個PNPN型ESD保護器件正、反接于被保護電路接口和地端，可實現保護接口到地端的雙向ESD保護。?

附圖說明

圖1是本發明之一的PNPN型ESD保護器件的剖面圖；?

圖2是本發明之一的PNPN型ESD保護器件的等效結構圖；?

圖3是本發明之二的ESD保護電路的電路圖。?

具體實施方式

下面將結合附圖對本發明作進一步說明。?

請參閱圖1，本發明之一的PNPN型ESD保護器件，用于集成電路ESD保護，包括P型襯底116，該P型襯底116內設有N型埋層102，N型埋層102上注有深N阱101，深N阱101內注有第一N+區104、第一P+區105、第二N+區106和低壓P阱103，低壓P阱103內注有N型漂移區109和第二P+區108，N型漂移區109內注有第三N+區107，其中：?