[發(fā)明專利]半導體器件及其制造方法

有效

• 申請?zhí)枺?/td>: 201310572089.4
• 申請日: 2013-11-13
• 公開（公告）號: CN103811554B
• 公開（公告）日: 2020-01-17
• 發(fā)明（設計）人: 柳鎬仁;趙太熙;金根楠;廉癸憙;樸正煥;張賢禹
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 11105 北京市柳沈律師事務所
• 代理人: 張波

1.一種半導體器件，包括：

襯底，包括單元區(qū)和外圍區(qū)；

單元柵電極，埋入在與所述單元區(qū)的單元有源部分交叉的凹槽中；

單元線圖案，橫跨所述單元柵電極，所述單元線圖案連接到在所述單元有源部分中處于所述單元柵電極的一側的第一源/漏區(qū)；

外圍柵極圖案，橫跨所述外圍區(qū)的外圍有源部分；

平坦化的層間絕緣層，在所述襯底上處于所述外圍柵極圖案周圍；

覆蓋絕緣層，在所述平坦化的層間絕緣層和所述外圍柵極圖案的頂表面上，所述覆蓋絕緣層包括相對于所述平坦化的層間絕緣層具有蝕刻選擇性的絕緣材料；以及

覆蓋線圖案，在所述單元線圖案的頂表面上，所述覆蓋線圖案的底表面的寬度等于所述單元線圖案的頂表面的寬度，以及所述覆蓋線圖案包括與所述外圍區(qū)的所述覆蓋絕緣層相同的材料，

其中所述單元線圖案包括順序地堆疊的單元導線和單元硬掩模線，所述覆蓋線圖案的所述底表面的所述寬度等于所述單元硬掩模線的頂表面的寬度。

2.如權利要求1所述的半導體器件，其中所述覆蓋線圖案的底表面設置在與所述外圍區(qū)中的所述覆蓋絕緣層的底表面相同的水平處或者設置在比所述外圍區(qū)中的所述覆蓋絕緣層的底表面高的水平處。

3.如權利要求1所述的半導體器件，其中所述平坦化的層間絕緣層不覆蓋所述外圍柵極圖案的頂表面，所述覆蓋絕緣層與所述平坦化的層間絕緣層接觸。

4.如權利要求1所述的半導體器件，還包括：

外圍柵極間隔物，設置在所述外圍柵極圖案的側壁和所述平坦化的層間絕緣層之間；

最外單元線圖案，設置在所述襯底上處于所述單元線圖案的一側，所述最外單元線圖案包括彼此相對的內側壁和外側壁；以及

間隔物，設置在所述最外單元線圖案的所述外側壁上，所述間隔物包括與所述外圍柵極間隔物相同的材料。

5.如權利要求4所述的半導體器件，其中所述平坦化的層間絕緣層橫向地延伸以鄰近于所述間隔物，

其中所述覆蓋絕緣層橫向地延伸以覆蓋所述最外單元線圖案的頂表面，以及

其中所述覆蓋絕緣層的延伸部分具有與所述最外單元線圖案的所述內側壁對準的側壁。

6.如權利要求1所述的半導體器件，

其中所述外圍柵極圖案包括順序地堆疊的外圍柵電極和外圍硬掩模圖案，

其中所述單元導線包括與所述外圍柵電極相同的導電材料，

其中所述單元硬掩模線包括與所述外圍硬掩模圖案相同的絕緣材料，以及

其中所述單元導線的頂表面設置在與所述外圍柵電極的頂表面相同的水平處。

7.如權利要求6所述的半導體器件，其中所述外圍硬掩模圖案的頂表面設置在與所述單元硬掩模線的頂表面相同的水平處或者設置在比所述單元硬掩模線的頂表面低的水平處。

8.如權利要求6所述的半導體器件，其中所述單元導線包括:

下導電圖案，布置在所述單元線圖案的縱向方向上；

接觸部分，設置在所述下導電圖案之間并連接到所述第一源/漏區(qū)；以及

上導電圖案，設置在所述下導電圖案和所述接觸部分上并在所述單元線圖案的所述縱向方向上延伸，

其中所述外圍柵電極包括順序地堆疊的下柵極和上柵極，

其中所述下導電圖案包括與所述下柵極相同的材料，以及

其中所述上導電圖案包括與所述上柵極相同的材料。

9.如權利要求1所述的半導體器件，還包括：

單元絕緣襯層，設置在所述單元線圖案的在所述單元線圖案的縱向方向上延伸的兩個側壁上，

其中所述單元絕緣襯層不在所述單元線圖案的在不同于所述單元線圖案的所述縱向方向的方向上延伸的端部側壁上。