[發明專利]帶隙基準電路

有效

• 申請號: 201310567283.3
• 申請日: 2013-11-14
• 公開（公告）號: CN104635836B
• 公開（公告）日: 2017-02-08
• 發明（設計）人: 沈海峰
• 申請（專利權）人: 展訊通信（上海）有限公司
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 吳靖靚,駱蘇華

1.一種帶隙基準電路，包括帶隙核心單元、啟動單元和輸出單元，其特征在于，還包括鉗位單元；

所述啟動單元包括第一PMOS管、第一電阻、限流二極管、第一NMOS管以及電流鏡單元，其中，所述第一PMOS管的柵極適于輸入偏置電壓，所述第一PMOS管的源極適于連接第一電源線，所述第一PMOS管的漏極連接所述第一電阻的一端；所述第一電阻的另一端連接所述限流二極管的陽極；所述限流二極管的陰極連接所述第一NMOS管的柵極和所述電流鏡單元的鏡像電流輸出端；所述第一NMOS管的漏極適于向所述帶隙核心單元和所述輸出單元提供啟動電壓，所述第一NMOS管的源極適于連接第二電源線，所述第二電源線提供的電源電壓低于所述第一電源線提供的電源電壓；所述電流鏡單元的參考電流輸入端適于接收所述帶隙核心單元提供的參考電流；

所述鉗位單元適于對所述第一NMOS管的柵極進行鉗位。

2.如權利要求1所述的帶隙基準電路，其特征在于，所述鉗位單元的鉗位電壓與所述第一NMOS管的閾值電壓相關。

3.如權利要求1所述的帶隙基準電路，其特征在于，所述鉗位單元包括N個依次串聯的二極管，第一個二極管的陽極連接所述第一NMOS管的柵極，第N個二極管的陰極適于連接第二電源線，N≥1。

4.如權利要求1所述的帶隙基準電路，其特征在于，所述鉗位單元包括第二電阻，所述第二電阻的一端連接所述第一NMOS管的柵極，所述第二電阻的另一端適于連接所述第二電源線。

5.如權利要求1所述的帶隙基準電路，其特征在于，所述電流鏡單元包括第二NMOS管和第三NMOS管；

所述第二NMOS管的漏極連接所述第二NMOS管的柵極和所述第三NMOS管的柵極并作為所述電流鏡單元的參考電流輸入端，所述第二NMOS管的源極適于連接所述第二電源線；

所述第三NMOS管的漏極作為所述電流鏡單元的鏡像電流輸出端，所述第三NMOS管的源極適于連接所述第二電源線。

6.如權利要求1所述的帶隙基準電路，其特征在于，所述帶隙核心單元包括第二PMOS管、第三PMOS管、運算放大器、第三電阻、第四電阻、第五電阻、第一PNP管以及第二PNP管；

所述第二PMOS管的源極適于連接所述第一電源線，所述第二PMOS管的柵極連接所述第三PMOS管的柵極、所述運算放大器的輸出端和所述第一NMOS管的漏極，所述第二PMOS管的漏極連接所述運算放大器的第一輸入端、所述第三電阻的一端和所述第四電阻的一端；

所述第三PMOS管的源極適于連接所述第一電源線，所述第三PMOS管的漏極連接所述運算放大器的第二輸入端、所述第二PNP管的發射極和所述第五電阻的一端；

所述運算放大器的偏置電流端連接所述電流鏡單元的參考電流輸入端；

所述第三電阻的另一端連接所述第一PNP管的發射極；

所述第四電阻的另一端、所述第五電阻的另一端、所述第一PNP管的基極、所述第一PNP管的集電極、所述第二PNP管的基極以及所述第二PNP管的集電極均適于連接所述第二電源線。

7.如權利要求1所述的帶隙基準電路，其特征在于，所述輸出單元包括第四PMOS管和第六電阻；

所述第四PMOS管的柵極連接所述第一NMOS管的漏極，所述第四PMOS管的源極適于連接所述第一電源線，所述第四PMOS管的漏極連接所述第六電阻的一端并適于輸出基準電壓；

所述第六電阻的另一端適于連接所述第二電源線。

8.如權利要求1所述的帶隙基準電路，其特征在于，所述第二電源線提供的電源電壓為地電壓。